llvm-project/llvm/test/Transforms/InstCombine/add4.ll

95 lines
2.3 KiB
LLVM

; RUN: opt < %s -instcombine -S | FileCheck %s
; ModuleID = 'test/Transforms/InstCombine/add4.ll'
source_filename = "test/Transforms/InstCombine/add4.ll"
define i64 @match_unsigned(i64 %x) {
; CHECK-LABEL: @match_unsigned(
; CHECK-NEXT: bb:
; CHECK-NEXT: [[UREM:%.*]] = urem i64 [[X:%.*]], 19136
; CHECK-NEXT: ret i64 [[UREM]]
;
bb:
%tmp = urem i64 %x, 299
%tmp1 = udiv i64 %x, 299
%tmp2 = urem i64 %tmp1, 64
%tmp3 = mul i64 %tmp2, 299
%tmp4 = add i64 %tmp, %tmp3
ret i64 %tmp4
}
define i64 @match_andAsRem_lshrAsDiv_shlAsMul(i64 %x) {
; CHECK-LABEL: @match_andAsRem_lshrAsDiv_shlAsMul(
; CHECK-NEXT: bb:
; CHECK-NEXT: [[UREM:%.*]] = urem i64 [[X:%.*]], 576
; CHECK-NEXT: ret i64 [[UREM]]
;
bb:
%tmp = and i64 %x, 63
%tmp1 = lshr i64 %x, 6
%tmp2 = urem i64 %tmp1, 9
%tmp3 = shl i64 %tmp2, 6
%tmp4 = add i64 %tmp, %tmp3
ret i64 %tmp4
}
define i64 @match_signed(i64 %x) {
; CHECK-LABEL: @match_signed(
; CHECK-NEXT: bb:
; CHECK-NEXT: [[SREM1:%.*]] = srem i64 [[X:%.*]], 172224
; CHECK-NEXT: ret i64 [[SREM1]]
;
bb:
%tmp = srem i64 %x, 299
%tmp1 = sdiv i64 %x, 299
%tmp2 = srem i64 %tmp1, 64
%tmp3 = sdiv i64 %x, 19136
%tmp4 = srem i64 %tmp3, 9
%tmp5 = mul i64 %tmp2, 299
%tmp6 = add i64 %tmp, %tmp5
%tmp7 = mul i64 %tmp4, 19136
%tmp8 = add i64 %tmp6, %tmp7
ret i64 %tmp8
}
define i64 @not_match_inconsistent_signs(i64 %x) {
; CHECK-LABEL: @not_match_inconsistent_signs(
; CHECK: [[TMP:%.*]] = add
; CHECK-NEXT: ret i64 [[TMP]]
;
bb:
%tmp = urem i64 %x, 299
%tmp1 = sdiv i64 %x, 299
%tmp2 = urem i64 %tmp1, 64
%tmp3 = mul i64 %tmp2, 299
%tmp4 = add i64 %tmp, %tmp3
ret i64 %tmp4
}
define i64 @not_match_inconsistent_values(i64 %x) {
; CHECK-LABEL: @not_match_inconsistent_values(
; CHECK: [[TMP:%.*]] = add
; CHECK-NEXT: ret i64 [[TMP]]
;
bb:
%tmp = urem i64 %x, 299
%tmp1 = udiv i64 %x, 29
%tmp2 = urem i64 %tmp1, 64
%tmp3 = mul i64 %tmp2, 299
%tmp4 = add i64 %tmp, %tmp3
ret i64 %tmp4
}
define i32 @not_match_overflow(i32 %x) {
; CHECK-LABEL: @not_match_overflow(
; CHECK: [[TMP:%.*]] = add
; CHECK-NEXT: ret i32 [[TMP]]
;
bb:
%tmp = urem i32 %x, 299
%tmp1 = udiv i32 %x,299
%tmp2 = urem i32 %tmp1, 147483647
%tmp3 = mul i32 %tmp2, 299
%tmp4 = add i32 %tmp, %tmp3
ret i32 %tmp4
}