forked from OSchip/llvm-project
[AMDGPU] Use new opcode for indexed vgpr reads
Introduce V_MOV_B32_indirect_read for indexed vgpr reads (and rename the old V_MOV_B32_indirect to V_MOV_B32_indirect_write) so they can be unambiguously distinguished from regular V_MOV_B32_e32. Previously they were distinguished by looking for extra implicit operands but this is fragile because regular moves sometimes have extra implicit operands too: - either by accident, when instructions end up with duplicate implicit operands (see e.g. D100939) - or by design, when SIInstrInfo::copyPhysReg breaks a multi-dword copy into individual subreg mov instructions and adds implicit operands for the super-register. The effect of this is that SIInstrInfo::isFoldableCopy can be simplified and identifies more foldable copies. The test diffs show that more immediate 0 values have been folded as inline operands. SIInstrInfo::isReallyTriviallyReMaterializable could probably be simplified too but that is not part of this patch. Differential Revision: https://reviews.llvm.org/D114230
This commit is contained in:
Jay Foad
parent
049799c311
commit
30b27ecfc2
|
|
@ -1905,7 +1905,7 @@ bool SIInstrInfo::expandPostRAPseudo(MachineInstr &MI) const {
|
|||
.addImm(AMDGPU::VGPRIndexMode::DST_ENABLE);
|
||||
SetOn->getOperand(3).setIsUndef();
|
||||
|
||||
const MCInstrDesc &OpDesc = get(AMDGPU::V_MOV_B32_indirect);
|
||||
const MCInstrDesc &OpDesc = get(AMDGPU::V_MOV_B32_indirect_write);
|
||||
MachineInstrBuilder MIB =
|
||||
BuildMI(MBB, MI, DL, OpDesc)
|
||||
.addReg(RI.getSubReg(VecReg, SubReg), RegState::Undef)
|
||||
|
|
@ -1945,7 +1945,7 @@ bool SIInstrInfo::expandPostRAPseudo(MachineInstr &MI) const {
|
|||
.addImm(AMDGPU::VGPRIndexMode::SRC0_ENABLE);
|
||||
SetOn->getOperand(3).setIsUndef();
|
||||
|
||||
BuildMI(MBB, MI, DL, get(AMDGPU::V_MOV_B32_e32))
|
||||
BuildMI(MBB, MI, DL, get(AMDGPU::V_MOV_B32_indirect_read))
|
||||
.addDef(Dst)
|
||||
.addReg(RI.getSubReg(VecReg, SubReg), RegState::Undef)
|
||||
.addReg(VecReg, RegState::Implicit | (IsUndef ? RegState::Undef : 0))
|
||||
|
|
@ -2716,14 +2716,7 @@ bool SIInstrInfo::isFoldableCopy(const MachineInstr &MI) {
|
|||
switch (MI.getOpcode()) {
|
||||
case AMDGPU::V_MOV_B32_e32:
|
||||
case AMDGPU::V_MOV_B32_e64:
|
||||
case AMDGPU::V_MOV_B64_PSEUDO: {
|
||||
// If there are additional implicit register operands, this may be used for
|
||||
// register indexing so the source register operand isn't simply copied.
|
||||
unsigned NumOps = MI.getDesc().getNumOperands() +
|
||||
MI.getDesc().getNumImplicitUses();
|
||||
|
||||
return MI.getNumOperands() == NumOps;
|
||||
}
|
||||
case AMDGPU::V_MOV_B64_PSEUDO:
|
||||
case AMDGPU::S_MOV_B32:
|
||||
case AMDGPU::S_MOV_B64:
|
||||
case AMDGPU::COPY:
|
||||
|
|
|
|||
|
|
@ -257,10 +257,8 @@ bool SIPreEmitPeephole::optimizeSetGPR(MachineInstr &First,
|
|||
})) {
|
||||
// The only exception allowed here is another indirect vector move
|
||||
// with the same mode.
|
||||
if (!IdxOn ||
|
||||
!((I->getOpcode() == AMDGPU::V_MOV_B32_e32 &&
|
||||
I->hasRegisterImplicitUseOperand(AMDGPU::M0)) ||
|
||||
I->getOpcode() == AMDGPU::V_MOV_B32_indirect))
|
||||
if (!IdxOn || !(I->getOpcode() == AMDGPU::V_MOV_B32_indirect_write ||
|
||||
I->getOpcode() == AMDGPU::V_MOV_B32_indirect_read))
|
||||
return false;
|
||||
}
|
||||
}
|
||||
|
|
|
|||
|
|
@ -863,7 +863,7 @@ defm V_ACCVGPR_MOV_B32 : VOP1Only_Real_vi<0x52>;
|
|||
// Copy of v_mov_b32 with $vdst as a use operand for use with VGPR
|
||||
// indexing mode. vdst can't be treated as a def for codegen purposes,
|
||||
// and an implicit use and def of the super register should be added.
|
||||
def V_MOV_B32_indirect : VPseudoInstSI<(outs),
|
||||
def V_MOV_B32_indirect_write : VPseudoInstSI<(outs),
|
||||
(ins getVALUDstForVT<i32>.ret:$vdst, getVOPSrc0ForVT<i32>.ret:$src0)>,
|
||||
PseudoInstExpansion<(V_MOV_B32_e32_vi getVALUDstForVT<i32>.ret:$vdst,
|
||||
getVOPSrc0ForVT<i32>.ret:$src0)> {
|
||||
|
|
@ -871,6 +871,17 @@ def V_MOV_B32_indirect : VPseudoInstSI<(outs),
|
|||
let SubtargetPredicate = isGFX8GFX9;
|
||||
}
|
||||
|
||||
// Copy of v_mov_b32 for use with VGPR indexing mode. An implicit use of the
|
||||
// super register should be added.
|
||||
def V_MOV_B32_indirect_read : VPseudoInstSI<
|
||||
(outs getVALUDstForVT<i32>.ret:$vdst),
|
||||
(ins getVOPSrc0ForVT<i32>.ret:$src0)>,
|
||||
PseudoInstExpansion<(V_MOV_B32_e32_vi getVALUDstForVT<i32>.ret:$vdst,
|
||||
getVOPSrc0ForVT<i32>.ret:$src0)> {
|
||||
let VOP1 = 1;
|
||||
let SubtargetPredicate = isGFX8GFX9;
|
||||
}
|
||||
|
||||
let OtherPredicates = [isGFX8Plus] in {
|
||||
|
||||
def : GCNPat <
|
||||
|
|
|
|||
File diff suppressed because it is too large
Load Diff
|
|
@ -27,7 +27,6 @@ define i64 @sdiv64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_subb_co_u32_e32 v8, vcc, 0, v3, vcc
|
||||
; GFX9-NEXT: v_mac_f32_e32 v5, 0x4f800000, v6
|
||||
; GFX9-NEXT: v_rcp_f32_e32 v5, v5
|
||||
; GFX9-NEXT: v_mov_b32_e32 v15, 0
|
||||
; GFX9-NEXT: v_mov_b32_e32 v14, 0
|
||||
; GFX9-NEXT: v_mul_f32_e32 v5, 0x5f7ffffc, v5
|
||||
; GFX9-NEXT: v_mul_f32_e32 v6, 0x2f800000, v5
|
||||
|
|
@ -40,20 +39,20 @@ define i64 @sdiv64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_mul_hi_u32 v10, v7, v5
|
||||
; GFX9-NEXT: v_mul_lo_u32 v12, v7, v5
|
||||
; GFX9-NEXT: v_add3_u32 v9, v10, v11, v9
|
||||
; GFX9-NEXT: v_mul_lo_u32 v11, v5, v9
|
||||
; GFX9-NEXT: v_mul_hi_u32 v13, v5, v12
|
||||
; GFX9-NEXT: v_mul_hi_u32 v10, v5, v9
|
||||
; GFX9-NEXT: v_mul_hi_u32 v16, v6, v9
|
||||
; GFX9-NEXT: v_mul_lo_u32 v10, v5, v9
|
||||
; GFX9-NEXT: v_mul_hi_u32 v11, v5, v12
|
||||
; GFX9-NEXT: v_mul_hi_u32 v13, v5, v9
|
||||
; GFX9-NEXT: v_mul_hi_u32 v15, v6, v9
|
||||
; GFX9-NEXT: v_mul_lo_u32 v9, v6, v9
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v11, vcc, v13, v11
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v10, vcc, v11, v10
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, 0, v13, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v13, v6, v12
|
||||
; GFX9-NEXT: v_mul_hi_u32 v12, v6, v12
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v15, v10, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v11, vcc, v11, v13
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v10, v12, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, v16, v14, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v10, vcc, v10, v13
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v11, v12, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, v15, v14, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v10, v9
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v15, v11, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, 0, v11, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v5, vcc, v5, v9
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v6, v10, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v9, v7, v6
|
||||
|
|
@ -68,13 +67,13 @@ define i64 @sdiv64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_mul_lo_u32 v7, v6, v7
|
||||
; GFX9-NEXT: v_mul_hi_u32 v9, v6, v8
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v11, vcc, v12, v11
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v12, vcc, v15, v13, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v12, vcc, 0, v13, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v6, v8
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v7, vcc, v11, v7
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v12, v10, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v9, v14, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v7, vcc, v7, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, v15, v9, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v5, vcc, v5, v7
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v6, v8, vcc
|
||||
; GFX9-NEXT: v_ashrrev_i32_e32 v7, 31, v1
|
||||
|
|
@ -86,7 +85,7 @@ define i64 @sdiv64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_addc_co_u32_e32 v1, vcc, v1, v7, vcc
|
||||
; GFX9-NEXT: v_xor_b32_e32 v1, v1, v7
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v8, vcc, v9, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v15, v10, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v10, v1, v5
|
||||
; GFX9-NEXT: v_mul_hi_u32 v5, v1, v5
|
||||
; GFX9-NEXT: v_mul_hi_u32 v11, v1, v6
|
||||
|
|
@ -95,7 +94,7 @@ define i64 @sdiv64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v9, v5, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, v11, v14, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v5, vcc, v5, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v15, v8, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, 0, v8, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v3, v5
|
||||
; GFX9-NEXT: v_mul_lo_u32 v9, v2, v6
|
||||
; GFX9-NEXT: v_mul_hi_u32 v10, v2, v5
|
||||
|
|
@ -188,7 +187,6 @@ define i64 @udiv64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_subb_co_u32_e32 v7, vcc, 0, v3, vcc
|
||||
; GFX9-NEXT: v_mac_f32_e32 v4, 0x4f800000, v5
|
||||
; GFX9-NEXT: v_rcp_f32_e32 v4, v4
|
||||
; GFX9-NEXT: v_mov_b32_e32 v13, 0
|
||||
; GFX9-NEXT: v_mov_b32_e32 v12, 0
|
||||
; GFX9-NEXT: v_mul_f32_e32 v4, 0x5f7ffffc, v4
|
||||
; GFX9-NEXT: v_mul_f32_e32 v5, 0x2f800000, v4
|
||||
|
|
@ -203,18 +201,18 @@ define i64 @udiv64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_add3_u32 v8, v10, v8, v9
|
||||
; GFX9-NEXT: v_mul_hi_u32 v9, v4, v11
|
||||
; GFX9-NEXT: v_mul_lo_u32 v10, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v14, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v15, v5, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v13, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v14, v5, v8
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v5, v8
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v9, v10
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v13, v14, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v14, v5, v11
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, 0, v13, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v13, v5, v11
|
||||
; GFX9-NEXT: v_mul_hi_u32 v11, v5, v11
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v9, v14
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v9, v13
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v10, v11, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v15, v12, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v14, v12, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v8, vcc, v9, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v13, v10, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v5, v9, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v6, v5
|
||||
|
|
@ -224,18 +222,18 @@ define i64 @udiv64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_add3_u32 v7, v9, v8, v7
|
||||
; GFX9-NEXT: v_mul_lo_u32 v10, v4, v7
|
||||
; GFX9-NEXT: v_mul_hi_u32 v11, v4, v6
|
||||
; GFX9-NEXT: v_mul_hi_u32 v14, v4, v7
|
||||
; GFX9-NEXT: v_mul_hi_u32 v13, v4, v7
|
||||
; GFX9-NEXT: v_mul_hi_u32 v9, v5, v6
|
||||
; GFX9-NEXT: v_mul_lo_u32 v6, v5, v6
|
||||
; GFX9-NEXT: v_mul_hi_u32 v8, v5, v7
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v10, vcc, v11, v10
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, v13, v14, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, 0, v13, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v7, v5, v7
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v10, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, v8, v12, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v7
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v13, v8, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v5, v7, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v6, v0, v5
|
||||
|
|
@ -244,14 +242,14 @@ define i64 @udiv64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_mul_hi_u32 v9, v1, v5
|
||||
; GFX9-NEXT: v_mul_lo_u32 v5, v1, v5
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v7, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v13, v8, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v1, v4
|
||||
; GFX9-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v4, vcc, v7, v4, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v9, v12, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v5
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v13, v6, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v6, v3, v4
|
||||
; GFX9-NEXT: v_mul_lo_u32 v7, v2, v5
|
||||
; GFX9-NEXT: v_mul_hi_u32 v8, v2, v4
|
||||
|
|
@ -344,7 +342,6 @@ define i64 @srem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_subb_co_u32_e32 v7, vcc, 0, v3, vcc
|
||||
; GFX9-NEXT: v_mac_f32_e32 v4, 0x4f800000, v5
|
||||
; GFX9-NEXT: v_rcp_f32_e32 v4, v4
|
||||
; GFX9-NEXT: v_mov_b32_e32 v14, 0
|
||||
; GFX9-NEXT: v_mov_b32_e32 v13, 0
|
||||
; GFX9-NEXT: v_mul_f32_e32 v4, 0x5f7ffffc, v4
|
||||
; GFX9-NEXT: v_mul_f32_e32 v5, 0x2f800000, v4
|
||||
|
|
@ -357,20 +354,20 @@ define i64 @srem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_mul_hi_u32 v9, v6, v4
|
||||
; GFX9-NEXT: v_mul_lo_u32 v11, v6, v4
|
||||
; GFX9-NEXT: v_add3_u32 v8, v9, v10, v8
|
||||
; GFX9-NEXT: v_mul_lo_u32 v10, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v12, v4, v11
|
||||
; GFX9-NEXT: v_mul_hi_u32 v9, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v15, v5, v8
|
||||
; GFX9-NEXT: v_mul_lo_u32 v9, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v10, v4, v11
|
||||
; GFX9-NEXT: v_mul_hi_u32 v12, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v14, v5, v8
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v5, v8
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v10, vcc, v12, v10
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v10, v9
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, 0, v12, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v12, v5, v11
|
||||
; GFX9-NEXT: v_mul_hi_u32 v11, v5, v11
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v14, v9, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v10, vcc, v10, v12
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v9, v11, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v15, v13, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v9, v12
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v10, v11, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v14, v13, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v8, vcc, v9, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v14, v10, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v5, v9, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v6, v5
|
||||
|
|
@ -385,13 +382,13 @@ define i64 @srem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_mul_lo_u32 v6, v5, v6
|
||||
; GFX9-NEXT: v_mul_hi_u32 v8, v5, v7
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v10, vcc, v11, v10
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, v14, v12, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, 0, v12, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v7, v5, v7
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v10, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, v8, v13, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v7
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v14, v8, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v5, v7, vcc
|
||||
; GFX9-NEXT: v_ashrrev_i32_e32 v6, 31, v1
|
||||
|
|
@ -403,7 +400,7 @@ define i64 @srem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_addc_co_u32_e32 v1, vcc, v1, v6, vcc
|
||||
; GFX9-NEXT: v_xor_b32_e32 v1, v1, v6
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v7, vcc, v8, v7
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, v14, v9, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v9, v1, v4
|
||||
; GFX9-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GFX9-NEXT: v_mul_hi_u32 v10, v1, v5
|
||||
|
|
@ -412,7 +409,7 @@ define i64 @srem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_addc_co_u32_e32 v4, vcc, v8, v4, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v10, v13, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v5
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v14, v7, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, 0, v7, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v7, v3, v4
|
||||
; GFX9-NEXT: v_mul_lo_u32 v5, v2, v5
|
||||
; GFX9-NEXT: v_mul_hi_u32 v8, v2, v4
|
||||
|
|
@ -501,7 +498,6 @@ define i64 @urem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_subb_co_u32_e32 v7, vcc, 0, v3, vcc
|
||||
; GFX9-NEXT: v_mac_f32_e32 v4, 0x4f800000, v5
|
||||
; GFX9-NEXT: v_rcp_f32_e32 v4, v4
|
||||
; GFX9-NEXT: v_mov_b32_e32 v13, 0
|
||||
; GFX9-NEXT: v_mov_b32_e32 v12, 0
|
||||
; GFX9-NEXT: v_mul_f32_e32 v4, 0x5f7ffffc, v4
|
||||
; GFX9-NEXT: v_mul_f32_e32 v5, 0x2f800000, v4
|
||||
|
|
@ -516,18 +512,18 @@ define i64 @urem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_add3_u32 v8, v10, v8, v9
|
||||
; GFX9-NEXT: v_mul_hi_u32 v9, v4, v11
|
||||
; GFX9-NEXT: v_mul_lo_u32 v10, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v14, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v15, v5, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v13, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v14, v5, v8
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v5, v8
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v9, v10
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v13, v14, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v14, v5, v11
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, 0, v13, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v13, v5, v11
|
||||
; GFX9-NEXT: v_mul_hi_u32 v11, v5, v11
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v9, v14
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v9, v13
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v10, v11, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v15, v12, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v14, v12, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v8, vcc, v9, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v13, v10, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v5, v9, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v6, v5
|
||||
|
|
@ -537,18 +533,18 @@ define i64 @urem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_add3_u32 v7, v9, v8, v7
|
||||
; GFX9-NEXT: v_mul_lo_u32 v10, v4, v7
|
||||
; GFX9-NEXT: v_mul_hi_u32 v11, v4, v6
|
||||
; GFX9-NEXT: v_mul_hi_u32 v14, v4, v7
|
||||
; GFX9-NEXT: v_mul_hi_u32 v13, v4, v7
|
||||
; GFX9-NEXT: v_mul_hi_u32 v9, v5, v6
|
||||
; GFX9-NEXT: v_mul_lo_u32 v6, v5, v6
|
||||
; GFX9-NEXT: v_mul_hi_u32 v8, v5, v7
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v10, vcc, v11, v10
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, v13, v14, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, 0, v13, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v7, v5, v7
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v10, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, v8, v12, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v7
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v13, v8, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v5, v7, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v6, v0, v5
|
||||
|
|
@ -557,14 +553,14 @@ define i64 @urem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_mul_hi_u32 v9, v1, v5
|
||||
; GFX9-NEXT: v_mul_lo_u32 v5, v1, v5
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v7, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v13, v8, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v1, v4
|
||||
; GFX9-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v4, vcc, v7, v4, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v9, v12, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v5
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v13, v6, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v6, v3, v4
|
||||
; GFX9-NEXT: v_mul_lo_u32 v5, v2, v5
|
||||
; GFX9-NEXT: v_mul_hi_u32 v7, v2, v4
|
||||
|
|
@ -780,7 +776,6 @@ define <2 x i64> @sdivrem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_subb_co_u32_e32 v8, vcc, 0, v3, vcc
|
||||
; GFX9-NEXT: v_mac_f32_e32 v5, 0x4f800000, v6
|
||||
; GFX9-NEXT: v_rcp_f32_e32 v5, v5
|
||||
; GFX9-NEXT: v_mov_b32_e32 v15, 0
|
||||
; GFX9-NEXT: v_mov_b32_e32 v14, 0
|
||||
; GFX9-NEXT: v_mul_f32_e32 v5, 0x5f7ffffc, v5
|
||||
; GFX9-NEXT: v_mul_f32_e32 v6, 0x2f800000, v5
|
||||
|
|
@ -793,20 +788,20 @@ define <2 x i64> @sdivrem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_mul_hi_u32 v10, v7, v5
|
||||
; GFX9-NEXT: v_mul_lo_u32 v12, v7, v5
|
||||
; GFX9-NEXT: v_add3_u32 v9, v10, v11, v9
|
||||
; GFX9-NEXT: v_mul_lo_u32 v11, v5, v9
|
||||
; GFX9-NEXT: v_mul_hi_u32 v13, v5, v12
|
||||
; GFX9-NEXT: v_mul_hi_u32 v10, v5, v9
|
||||
; GFX9-NEXT: v_mul_hi_u32 v16, v6, v9
|
||||
; GFX9-NEXT: v_mul_lo_u32 v10, v5, v9
|
||||
; GFX9-NEXT: v_mul_hi_u32 v11, v5, v12
|
||||
; GFX9-NEXT: v_mul_hi_u32 v13, v5, v9
|
||||
; GFX9-NEXT: v_mul_hi_u32 v15, v6, v9
|
||||
; GFX9-NEXT: v_mul_lo_u32 v9, v6, v9
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v11, vcc, v13, v11
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v10, vcc, v11, v10
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, 0, v13, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v13, v6, v12
|
||||
; GFX9-NEXT: v_mul_hi_u32 v12, v6, v12
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v15, v10, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v11, vcc, v11, v13
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v10, v12, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, v16, v14, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v10, vcc, v10, v13
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v11, v12, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, v15, v14, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v10, v9
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v15, v11, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, 0, v11, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v5, vcc, v5, v9
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v6, v10, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v9, v7, v6
|
||||
|
|
@ -821,13 +816,13 @@ define <2 x i64> @sdivrem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_mul_lo_u32 v7, v6, v7
|
||||
; GFX9-NEXT: v_mul_hi_u32 v9, v6, v8
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v11, vcc, v12, v11
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v12, vcc, v15, v13, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v12, vcc, 0, v13, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v6, v8
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v7, vcc, v11, v7
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v12, v10, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v9, v14, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v7, vcc, v7, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, v15, v9, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v5, vcc, v5, v7
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v6, v8, vcc
|
||||
; GFX9-NEXT: v_ashrrev_i32_e32 v7, 31, v1
|
||||
|
|
@ -839,7 +834,7 @@ define <2 x i64> @sdivrem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_addc_co_u32_e32 v1, vcc, v1, v7, vcc
|
||||
; GFX9-NEXT: v_xor_b32_e32 v1, v1, v7
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v8, vcc, v9, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v15, v10, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v10, v1, v5
|
||||
; GFX9-NEXT: v_mul_hi_u32 v5, v1, v5
|
||||
; GFX9-NEXT: v_mul_hi_u32 v11, v1, v6
|
||||
|
|
@ -848,7 +843,7 @@ define <2 x i64> @sdivrem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v9, v5, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, v11, v14, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v5, vcc, v5, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v15, v8, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, 0, v8, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v3, v5
|
||||
; GFX9-NEXT: v_mul_lo_u32 v9, v2, v6
|
||||
; GFX9-NEXT: v_mul_hi_u32 v10, v2, v5
|
||||
|
|
@ -961,7 +956,6 @@ define <2 x i64> @udivrem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_subb_co_u32_e32 v7, vcc, 0, v3, vcc
|
||||
; GFX9-NEXT: v_mac_f32_e32 v4, 0x4f800000, v5
|
||||
; GFX9-NEXT: v_rcp_f32_e32 v4, v4
|
||||
; GFX9-NEXT: v_mov_b32_e32 v13, 0
|
||||
; GFX9-NEXT: v_mov_b32_e32 v12, 0
|
||||
; GFX9-NEXT: v_mul_f32_e32 v4, 0x5f7ffffc, v4
|
||||
; GFX9-NEXT: v_mul_f32_e32 v5, 0x2f800000, v4
|
||||
|
|
@ -976,18 +970,18 @@ define <2 x i64> @udivrem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_add3_u32 v8, v10, v8, v9
|
||||
; GFX9-NEXT: v_mul_hi_u32 v9, v4, v11
|
||||
; GFX9-NEXT: v_mul_lo_u32 v10, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v14, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v15, v5, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v13, v4, v8
|
||||
; GFX9-NEXT: v_mul_hi_u32 v14, v5, v8
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v5, v8
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v9, v10
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v13, v14, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v14, v5, v11
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, 0, v13, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v13, v5, v11
|
||||
; GFX9-NEXT: v_mul_hi_u32 v11, v5, v11
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v9, v14
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v9, vcc, v9, v13
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v10, v11, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v15, v12, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v10, vcc, v14, v12, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v8, vcc, v9, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, v13, v10, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v5, v9, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v6, v5
|
||||
|
|
@ -997,18 +991,18 @@ define <2 x i64> @udivrem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_add3_u32 v7, v9, v8, v7
|
||||
; GFX9-NEXT: v_mul_lo_u32 v10, v4, v7
|
||||
; GFX9-NEXT: v_mul_hi_u32 v11, v4, v6
|
||||
; GFX9-NEXT: v_mul_hi_u32 v14, v4, v7
|
||||
; GFX9-NEXT: v_mul_hi_u32 v13, v4, v7
|
||||
; GFX9-NEXT: v_mul_hi_u32 v9, v5, v6
|
||||
; GFX9-NEXT: v_mul_lo_u32 v6, v5, v6
|
||||
; GFX9-NEXT: v_mul_hi_u32 v8, v5, v7
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v10, vcc, v11, v10
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, v13, v14, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v11, vcc, 0, v13, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v7, v5, v7
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v10, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, v8, v12, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v7
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v13, v8, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v5, v7, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v6, v0, v5
|
||||
|
|
@ -1017,14 +1011,14 @@ define <2 x i64> @udivrem64(i64 %a, i64 %b) {
|
|||
; GFX9-NEXT: v_mul_hi_u32 v9, v1, v5
|
||||
; GFX9-NEXT: v_mul_lo_u32 v5, v1, v5
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v7, v6
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, v13, v8, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v1, v4
|
||||
; GFX9-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v6, vcc, v6, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v4, vcc, v7, v4, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v6, vcc, v9, v12, vcc
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v5
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, v13, v6, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v6, v3, v4
|
||||
; GFX9-NEXT: v_mul_lo_u32 v7, v2, v5
|
||||
; GFX9-NEXT: v_mul_hi_u32 v8, v2, v4
|
||||
|
|
|
|||
|
|
@ -89,7 +89,6 @@ define { i64, i1 } @smulo_i64_s_s(i64 %x, i64 %y) {
|
|||
; SI-NEXT: v_mul_hi_u32 v9, v0, v2
|
||||
; SI-NEXT: v_mul_hi_i32 v10, v1, v3
|
||||
; SI-NEXT: v_mul_lo_u32 v11, v1, v3
|
||||
; SI-NEXT: v_mov_b32_e32 v12, 0
|
||||
; SI-NEXT: v_mul_lo_u32 v4, v0, v2
|
||||
; SI-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; SI-NEXT: v_addc_u32_e32 v7, vcc, 0, v7, vcc
|
||||
|
|
@ -100,14 +99,14 @@ define { i64, i1 } @smulo_i64_s_s(i64 %x, i64 %y) {
|
|||
; SI-NEXT: v_addc_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; SI-NEXT: v_mov_b32_e32 v7, v6
|
||||
; SI-NEXT: v_add_i32_e32 v8, vcc, v8, v11
|
||||
; SI-NEXT: v_addc_u32_e32 v9, vcc, v12, v9, vcc
|
||||
; SI-NEXT: v_addc_u32_e32 v9, vcc, 0, v9, vcc
|
||||
; SI-NEXT: v_sub_i32_e32 v2, vcc, v8, v2
|
||||
; SI-NEXT: v_subb_u32_e32 v10, vcc, v9, v12, vcc
|
||||
; SI-NEXT: v_subbrev_u32_e32 v10, vcc, 0, v9, vcc
|
||||
; SI-NEXT: v_cmp_gt_i32_e32 vcc, 0, v1
|
||||
; SI-NEXT: v_cndmask_b32_e32 v1, v9, v10, vcc
|
||||
; SI-NEXT: v_cndmask_b32_e32 v2, v8, v2, vcc
|
||||
; SI-NEXT: v_sub_i32_e32 v0, vcc, v2, v0
|
||||
; SI-NEXT: v_subb_u32_e32 v8, vcc, v1, v12, vcc
|
||||
; SI-NEXT: v_subbrev_u32_e32 v8, vcc, 0, v1, vcc
|
||||
; SI-NEXT: v_cmp_gt_i32_e32 vcc, 0, v3
|
||||
; SI-NEXT: v_cndmask_b32_e32 v1, v1, v8, vcc
|
||||
; SI-NEXT: v_cndmask_b32_e32 v0, v2, v0, vcc
|
||||
|
|
@ -132,16 +131,15 @@ define { i64, i1 } @smulo_i64_s_s(i64 %x, i64 %y) {
|
|||
; GFX9-NEXT: v_addc_co_u32_e32 v4, vcc, v8, v4, vcc
|
||||
; GFX9-NEXT: v_mul_lo_u32 v8, v1, v3
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GFX9-NEXT: v_mov_b32_e32 v10, 0
|
||||
; GFX9-NEXT: v_add_co_u32_e32 v4, vcc, v4, v8
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, v10, v9, vcc
|
||||
; GFX9-NEXT: v_addc_co_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GFX9-NEXT: v_sub_co_u32_e32 v9, vcc, v4, v2
|
||||
; GFX9-NEXT: v_subb_co_u32_e32 v11, vcc, v8, v10, vcc
|
||||
; GFX9-NEXT: v_subbrev_co_u32_e32 v10, vcc, 0, v8, vcc
|
||||
; GFX9-NEXT: v_cmp_gt_i32_e32 vcc, 0, v1
|
||||
; GFX9-NEXT: v_cndmask_b32_e32 v1, v8, v11, vcc
|
||||
; GFX9-NEXT: v_cndmask_b32_e32 v1, v8, v10, vcc
|
||||
; GFX9-NEXT: v_cndmask_b32_e32 v8, v4, v9, vcc
|
||||
; GFX9-NEXT: v_sub_co_u32_e32 v9, vcc, v8, v0
|
||||
; GFX9-NEXT: v_subb_co_u32_e32 v4, vcc, v1, v10, vcc
|
||||
; GFX9-NEXT: v_subbrev_co_u32_e32 v4, vcc, 0, v1, vcc
|
||||
; GFX9-NEXT: v_cmp_gt_i32_e32 vcc, 0, v3
|
||||
; GFX9-NEXT: v_cndmask_b32_e32 v4, v1, v4, vcc
|
||||
; GFX9-NEXT: v_add3_u32 v1, v6, v5, v7
|
||||
|
|
@ -296,46 +294,45 @@ define amdgpu_kernel void @smulo_i64_s(i64 %x, i64 %y) {
|
|||
; SI-LABEL: smulo_i64_s:
|
||||
; SI: ; %bb.0: ; %bb
|
||||
; SI-NEXT: s_load_dwordx4 s[0:3], s[0:1], 0x9
|
||||
; SI-NEXT: v_mov_b32_e32 v0, 0
|
||||
; SI-NEXT: s_mov_b32 s7, 0xf000
|
||||
; SI-NEXT: s_waitcnt lgkmcnt(0)
|
||||
; SI-NEXT: v_mov_b32_e32 v1, s2
|
||||
; SI-NEXT: v_mul_hi_u32 v2, s1, v1
|
||||
; SI-NEXT: v_mov_b32_e32 v0, s2
|
||||
; SI-NEXT: v_mul_hi_u32 v1, s1, v0
|
||||
; SI-NEXT: s_mul_i32 s4, s1, s2
|
||||
; SI-NEXT: v_mov_b32_e32 v3, s3
|
||||
; SI-NEXT: v_mul_hi_u32 v4, s0, v3
|
||||
; SI-NEXT: v_mov_b32_e32 v2, s3
|
||||
; SI-NEXT: v_mul_hi_u32 v3, s0, v2
|
||||
; SI-NEXT: s_mul_i32 s5, s0, s3
|
||||
; SI-NEXT: v_mul_hi_u32 v1, s0, v1
|
||||
; SI-NEXT: v_mul_hi_i32 v3, s1, v3
|
||||
; SI-NEXT: v_mul_hi_u32 v0, s0, v0
|
||||
; SI-NEXT: v_mul_hi_i32 v2, s1, v2
|
||||
; SI-NEXT: s_mul_i32 s6, s1, s3
|
||||
; SI-NEXT: s_cmp_lt_i32 s1, 0
|
||||
; SI-NEXT: s_mul_i32 s1, s0, s2
|
||||
; SI-NEXT: v_add_i32_e32 v5, vcc, s5, v1
|
||||
; SI-NEXT: v_addc_u32_e32 v4, vcc, 0, v4, vcc
|
||||
; SI-NEXT: v_mov_b32_e32 v6, s1
|
||||
; SI-NEXT: v_add_i32_e32 v5, vcc, s4, v5
|
||||
; SI-NEXT: v_addc_u32_e32 v2, vcc, v4, v2, vcc
|
||||
; SI-NEXT: v_add_i32_e32 v4, vcc, s5, v0
|
||||
; SI-NEXT: v_addc_u32_e32 v3, vcc, 0, v3, vcc
|
||||
; SI-NEXT: v_add_i32_e32 v1, vcc, s5, v1
|
||||
; SI-NEXT: v_add_i32_e32 v2, vcc, s6, v2
|
||||
; SI-NEXT: v_addc_u32_e32 v3, vcc, v0, v3, vcc
|
||||
; SI-NEXT: v_add_i32_e32 v4, vcc, s4, v1
|
||||
; SI-NEXT: v_subrev_i32_e32 v1, vcc, s2, v2
|
||||
; SI-NEXT: v_subbrev_u32_e32 v5, vcc, 0, v3, vcc
|
||||
; SI-NEXT: v_mov_b32_e32 v5, s1
|
||||
; SI-NEXT: v_add_i32_e32 v4, vcc, s4, v4
|
||||
; SI-NEXT: v_addc_u32_e32 v1, vcc, v3, v1, vcc
|
||||
; SI-NEXT: v_addc_u32_e32 v2, vcc, 0, v2, vcc
|
||||
; SI-NEXT: v_add_i32_e32 v0, vcc, s5, v0
|
||||
; SI-NEXT: v_add_i32_e32 v1, vcc, s6, v1
|
||||
; SI-NEXT: v_addc_u32_e32 v2, vcc, 0, v2, vcc
|
||||
; SI-NEXT: v_add_i32_e32 v4, vcc, s4, v0
|
||||
; SI-NEXT: v_subrev_i32_e32 v3, vcc, s2, v1
|
||||
; SI-NEXT: v_subbrev_u32_e32 v6, vcc, 0, v2, vcc
|
||||
; SI-NEXT: s_cselect_b64 vcc, -1, 0
|
||||
; SI-NEXT: s_cmp_lt_i32 s3, 0
|
||||
; SI-NEXT: v_ashrrev_i32_e32 v0, 31, v4
|
||||
; SI-NEXT: v_cndmask_b32_e32 v3, v3, v5, vcc
|
||||
; SI-NEXT: v_cndmask_b32_e32 v2, v2, v1, vcc
|
||||
; SI-NEXT: v_cndmask_b32_e32 v2, v2, v6, vcc
|
||||
; SI-NEXT: v_cndmask_b32_e32 v6, v1, v3, vcc
|
||||
; SI-NEXT: v_mov_b32_e32 v1, v0
|
||||
; SI-NEXT: v_subrev_i32_e32 v5, vcc, s0, v2
|
||||
; SI-NEXT: v_subbrev_u32_e32 v7, vcc, 0, v3, vcc
|
||||
; SI-NEXT: v_subrev_i32_e32 v7, vcc, s0, v6
|
||||
; SI-NEXT: v_subbrev_u32_e32 v3, vcc, 0, v2, vcc
|
||||
; SI-NEXT: s_cselect_b64 vcc, -1, 0
|
||||
; SI-NEXT: v_cndmask_b32_e32 v3, v3, v7, vcc
|
||||
; SI-NEXT: v_cndmask_b32_e32 v2, v2, v5, vcc
|
||||
; SI-NEXT: v_cndmask_b32_e32 v3, v2, v3, vcc
|
||||
; SI-NEXT: v_cndmask_b32_e32 v2, v6, v7, vcc
|
||||
; SI-NEXT: v_cmp_ne_u64_e32 vcc, v[2:3], v[0:1]
|
||||
; SI-NEXT: v_cndmask_b32_e64 v1, v4, 0, vcc
|
||||
; SI-NEXT: v_cndmask_b32_e64 v0, v6, 0, vcc
|
||||
; SI-NEXT: v_cndmask_b32_e64 v0, v5, 0, vcc
|
||||
; SI-NEXT: s_mov_b32 s6, -1
|
||||
; SI-NEXT: buffer_store_dwordx2 v[0:1], off, s[4:7], 0
|
||||
; SI-NEXT: s_endpgm
|
||||
|
|
|
|||
|
|
@ -138,17 +138,16 @@ define amdgpu_kernel void @test_umul24_i16_vgpr_sext(i32 addrspace(1)* %out, i16
|
|||
; VI: ; %bb.0:
|
||||
; VI-NEXT: s_load_dwordx4 s[4:7], s[0:1], 0x24
|
||||
; VI-NEXT: v_lshlrev_b32_e32 v0, 1, v0
|
||||
; VI-NEXT: v_mov_b32_e32 v4, 0
|
||||
; VI-NEXT: s_mov_b32 s3, 0xf000
|
||||
; VI-NEXT: s_mov_b32 s2, -1
|
||||
; VI-NEXT: s_waitcnt lgkmcnt(0)
|
||||
; VI-NEXT: v_mov_b32_e32 v3, s7
|
||||
; VI-NEXT: v_add_u32_e32 v2, vcc, s6, v0
|
||||
; VI-NEXT: v_addc_u32_e32 v3, vcc, v3, v4, vcc
|
||||
; VI-NEXT: v_addc_u32_e32 v3, vcc, 0, v3, vcc
|
||||
; VI-NEXT: v_lshlrev_b32_e32 v0, 1, v1
|
||||
; VI-NEXT: v_mov_b32_e32 v1, s7
|
||||
; VI-NEXT: v_add_u32_e32 v0, vcc, s6, v0
|
||||
; VI-NEXT: v_addc_u32_e32 v1, vcc, v1, v4, vcc
|
||||
; VI-NEXT: v_addc_u32_e32 v1, vcc, 0, v1, vcc
|
||||
; VI-NEXT: flat_load_ushort v2, v[2:3]
|
||||
; VI-NEXT: flat_load_ushort v0, v[0:1]
|
||||
; VI-NEXT: s_mov_b32 s0, s4
|
||||
|
|
|
|||
|
|
@ -6,7 +6,6 @@ define amdgpu_kernel void @s_test_sdiv(i64 addrspace(1)* %out, i64 %x, i64 %y) {
|
|||
; GCN-LABEL: s_test_sdiv:
|
||||
; GCN: ; %bb.0:
|
||||
; GCN-NEXT: s_load_dwordx2 s[2:3], s[0:1], 0xd
|
||||
; GCN-NEXT: v_mov_b32_e32 v7, 0
|
||||
; GCN-NEXT: s_mov_b32 s7, 0xf000
|
||||
; GCN-NEXT: s_mov_b32 s6, -1
|
||||
; GCN-NEXT: s_waitcnt lgkmcnt(0)
|
||||
|
|
@ -43,41 +42,41 @@ define amdgpu_kernel void @s_test_sdiv(i64 addrspace(1)* %out, i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_mul_hi_u32 v4, v0, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v7, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v2, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v5
|
||||
; GCN-NEXT: s_xor_b64 s[2:3], s[2:3], s[12:13]
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v8
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v2, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v6, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v1, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v8, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v7, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s4, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s5, v0
|
||||
; GCN-NEXT: s_xor_b64 s[2:3], s[2:3], s[12:13]
|
||||
; GCN-NEXT: s_mov_b32 s5, s1
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s4, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v0, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v7, v10, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v8, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v7, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v8, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v7, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s2, v2
|
||||
|
|
@ -86,7 +85,7 @@ define amdgpu_kernel void @s_test_sdiv(i64 addrspace(1)* %out, i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_mul_hi_u32 v6, s3, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s3, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v7, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s3, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, s3, v0
|
||||
; GCN-NEXT: s_mov_b32 s4, s0
|
||||
|
|
@ -94,7 +93,7 @@ define amdgpu_kernel void @s_test_sdiv(i64 addrspace(1)* %out, i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v4, v0, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v6, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v7, v1, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s10, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, s10, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s11, v0
|
||||
|
|
@ -262,7 +261,6 @@ define i64 @v_test_sdiv(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_subb_u32_e32 v8, vcc, 0, v3, vcc
|
||||
; GCN-NEXT: v_mac_f32_e32 v5, 0x4f800000, v6
|
||||
; GCN-NEXT: v_rcp_f32_e32 v5, v5
|
||||
; GCN-NEXT: v_mov_b32_e32 v15, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v14, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v5, 0x5f7ffffc, v5
|
||||
; GCN-NEXT: v_mul_f32_e32 v6, 0x2f800000, v5
|
||||
|
|
@ -276,20 +274,20 @@ define i64 @v_test_sdiv(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v9, v10
|
||||
; GCN-NEXT: v_mul_lo_u32 v10, v7, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v9, v11
|
||||
; GCN-NEXT: v_mul_lo_u32 v12, v5, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v13, v5, v10
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v5, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v16, v6, v9
|
||||
; GCN-NEXT: v_mul_lo_u32 v11, v5, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v12, v5, v10
|
||||
; GCN-NEXT: v_mul_hi_u32 v13, v5, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v15, v6, v9
|
||||
; GCN-NEXT: v_mul_lo_u32 v9, v6, v9
|
||||
; GCN-NEXT: v_add_i32_e32 v12, vcc, v13, v12
|
||||
; GCN-NEXT: v_add_i32_e32 v11, vcc, v12, v11
|
||||
; GCN-NEXT: v_addc_u32_e32 v12, vcc, 0, v13, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v13, v6, v10
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v6, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v11, vcc, v15, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v12, vcc, v12, v13
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v11, v10, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v11, vcc, v16, v14, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v11, vcc, v11, v13
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v12, v10, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v11, vcc, v15, v14, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v10, v9
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v15, v11, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, 0, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v9
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v6, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v9, v7, v6
|
||||
|
|
@ -305,13 +303,13 @@ define i64 @v_test_sdiv(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v7, v6, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v6, v8
|
||||
; GCN-NEXT: v_add_i32_e32 v11, vcc, v12, v11
|
||||
; GCN-NEXT: v_addc_u32_e32 v12, vcc, v15, v13, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v12, vcc, 0, v13, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v6, v8
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v11, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v12, v10, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v9, v14, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v7, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v15, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v6, v8, vcc
|
||||
; GCN-NEXT: v_ashrrev_i32_e32 v7, 31, v1
|
||||
|
|
@ -323,7 +321,7 @@ define i64 @v_test_sdiv(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v1, v7, vcc
|
||||
; GCN-NEXT: v_xor_b32_e32 v1, v1, v7
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v15, v10, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v10, v1, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v1, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v1, v6
|
||||
|
|
@ -332,7 +330,7 @@ define i64 @v_test_sdiv(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v11, v14, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v15, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v10, v3, v5
|
||||
|
|
@ -1113,7 +1111,6 @@ define amdgpu_kernel void @s_test_sdiv_k_num_i64(i64 addrspace(1)* %out, i64 %x)
|
|||
; GCN-LABEL: s_test_sdiv_k_num_i64:
|
||||
; GCN: ; %bb.0:
|
||||
; GCN-NEXT: s_load_dwordx4 s[0:3], s[0:1], 0x9
|
||||
; GCN-NEXT: v_mov_b32_e32 v2, 0
|
||||
; GCN-NEXT: s_mov_b32 s7, 0xf000
|
||||
; GCN-NEXT: s_mov_b32 s6, -1
|
||||
; GCN-NEXT: s_waitcnt lgkmcnt(0)
|
||||
|
|
@ -1130,95 +1127,95 @@ define amdgpu_kernel void @s_test_sdiv_k_num_i64(i64 addrspace(1)* %out, i64 %x)
|
|||
; GCN-NEXT: v_rcp_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_mov_b32_e32 v1, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v0, 0x5f7ffffc, v0
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v3
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s4, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, s5, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s4, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v2, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v10, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s4, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s4, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s5, v0
|
||||
; GCN-NEXT: s_mov_b32 s5, s1
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s4, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v6, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v3, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v3, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v2, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v8, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v6, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v0, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v2, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v6, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s4, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s5, v0
|
||||
; GCN-NEXT: s_mov_b32 s5, s1
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s4, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v7, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v8, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v5, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v2, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v3, v1, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, 24
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, v1, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, v0, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v1, v1, 24
|
||||
; GCN-NEXT: v_mov_b32_e32 v5, s3
|
||||
; GCN-NEXT: v_mov_b32_e32 v4, s3
|
||||
; GCN-NEXT: s_mov_b32 s4, s0
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v2, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v1, s3, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, s2, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v1, vcc, v3, v1
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s2, v0
|
||||
; GCN-NEXT: v_sub_i32_e32 v4, vcc, 0, v1
|
||||
; GCN-NEXT: v_sub_i32_e32 v3, vcc, 24, v3
|
||||
; GCN-NEXT: v_subb_u32_e64 v4, s[0:1], v4, v5, vcc
|
||||
; GCN-NEXT: v_subrev_i32_e64 v5, s[0:1], s2, v3
|
||||
; GCN-NEXT: v_subbrev_u32_e64 v4, s[0:1], 0, v4, s[0:1]
|
||||
; GCN-NEXT: v_cmp_le_u32_e64 s[0:1], s3, v4
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v6, 0, -1, s[0:1]
|
||||
; GCN-NEXT: v_cmp_le_u32_e64 s[0:1], s2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, s2, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v1, vcc, v2, v1
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s2, v0
|
||||
; GCN-NEXT: v_sub_i32_e32 v3, vcc, 0, v1
|
||||
; GCN-NEXT: v_sub_i32_e32 v2, vcc, 24, v2
|
||||
; GCN-NEXT: v_subb_u32_e64 v3, s[0:1], v3, v4, vcc
|
||||
; GCN-NEXT: v_subrev_i32_e64 v4, s[0:1], s2, v2
|
||||
; GCN-NEXT: v_subbrev_u32_e64 v3, s[0:1], 0, v3, s[0:1]
|
||||
; GCN-NEXT: v_cmp_le_u32_e64 s[0:1], s3, v3
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v5, 0, -1, s[0:1]
|
||||
; GCN-NEXT: v_cmp_eq_u32_e64 s[0:1], s3, v4
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v4, v6, v5, s[0:1]
|
||||
; GCN-NEXT: v_add_i32_e64 v5, s[0:1], 2, v0
|
||||
; GCN-NEXT: v_addc_u32_e64 v6, s[0:1], 0, v2, s[0:1]
|
||||
; GCN-NEXT: v_add_i32_e64 v7, s[0:1], 1, v0
|
||||
; GCN-NEXT: v_cmp_le_u32_e64 s[0:1], s2, v4
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v4, 0, -1, s[0:1]
|
||||
; GCN-NEXT: v_cmp_eq_u32_e64 s[0:1], s3, v3
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v3, v5, v4, s[0:1]
|
||||
; GCN-NEXT: v_add_i32_e64 v4, s[0:1], 2, v0
|
||||
; GCN-NEXT: v_addc_u32_e64 v5, s[0:1], 0, 0, s[0:1]
|
||||
; GCN-NEXT: v_add_i32_e64 v6, s[0:1], 1, v0
|
||||
; GCN-NEXT: v_addc_u32_e64 v7, s[0:1], 0, 0, s[0:1]
|
||||
; GCN-NEXT: v_subb_u32_e32 v1, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_addc_u32_e64 v2, s[0:1], 0, v2, s[0:1]
|
||||
; GCN-NEXT: v_cmp_ne_u32_e64 s[0:1], 0, v3
|
||||
; GCN-NEXT: v_cmp_le_u32_e32 vcc, s3, v1
|
||||
; GCN-NEXT: v_cmp_ne_u32_e64 s[0:1], 0, v4
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v4, 0, -1, vcc
|
||||
; GCN-NEXT: v_cmp_le_u32_e32 vcc, s2, v3
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v3, 0, -1, vcc
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v3, v7, v5, s[0:1]
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v5, 0, -1, vcc
|
||||
; GCN-NEXT: v_cmp_le_u32_e32 vcc, s2, v2
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v2, 0, -1, vcc
|
||||
; GCN-NEXT: v_cmp_eq_u32_e32 vcc, s3, v1
|
||||
; GCN-NEXT: v_cndmask_b32_e32 v1, v4, v3, vcc
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v2, v2, v6, s[0:1]
|
||||
; GCN-NEXT: v_cndmask_b32_e32 v1, v5, v2, vcc
|
||||
; GCN-NEXT: v_cmp_ne_u32_e32 vcc, 0, v1
|
||||
; GCN-NEXT: v_cndmask_b32_e32 v1, 0, v2, vcc
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v2, v7, v5, s[0:1]
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v2, v6, v4, s[0:1]
|
||||
; GCN-NEXT: v_cndmask_b32_e32 v0, v0, v2, vcc
|
||||
; GCN-NEXT: v_cndmask_b32_e32 v1, 0, v3, vcc
|
||||
; GCN-NEXT: v_xor_b32_e32 v0, s8, v0
|
||||
; GCN-NEXT: v_xor_b32_e32 v1, s8, v1
|
||||
; GCN-NEXT: v_mov_b32_e32 v2, s8
|
||||
|
|
@ -1331,7 +1328,6 @@ define i64 @v_test_sdiv_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_subb_u32_e32 v6, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mac_f32_e32 v3, 0x4f800000, v4
|
||||
; GCN-NEXT: v_rcp_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mov_b32_e32 v13, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v12, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x5f7ffffc, v3
|
||||
; GCN-NEXT: v_mul_f32_e32 v4, 0x2f800000, v3
|
||||
|
|
@ -1345,20 +1341,20 @@ define i64 @v_test_sdiv_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v7, v8
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v5, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v7, v9
|
||||
; GCN-NEXT: v_mul_lo_u32 v10, v3, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v3, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v3, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v14, v4, v7
|
||||
; GCN-NEXT: v_mul_lo_u32 v9, v3, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v3, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v3, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v13, v4, v7
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v4, v7
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v11, v10
|
||||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v10, v9
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, 0, v11, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v11, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v4, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v13, v9, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v10, v11
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v9, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v14, v12, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v9, v11
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v10, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v13, v12, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v13, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v4, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v5, v4
|
||||
|
|
@ -1374,20 +1370,20 @@ define i64 @v_test_sdiv_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v5, v4, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v4, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v10, v9
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v13, v11, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, 0, v11, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v4, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v9, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v10, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v7, v12, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v13, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v7, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v4, v6, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v4, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, v3, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v4, 24
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v13, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, 0, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v1, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
|
|
@ -1404,9 +1400,9 @@ define i64 @v_test_sdiv_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_cmp_eq_u32_e64 s[4:5], v6, v1
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v6, v8, v7, s[4:5]
|
||||
; GCN-NEXT: v_add_i32_e64 v7, s[4:5], 2, v3
|
||||
; GCN-NEXT: v_addc_u32_e64 v8, s[4:5], 0, v13, s[4:5]
|
||||
; GCN-NEXT: v_addc_u32_e64 v8, s[4:5], 0, 0, s[4:5]
|
||||
; GCN-NEXT: v_add_i32_e64 v9, s[4:5], 1, v3
|
||||
; GCN-NEXT: v_addc_u32_e64 v10, s[4:5], 0, v13, s[4:5]
|
||||
; GCN-NEXT: v_addc_u32_e64 v10, s[4:5], 0, 0, s[4:5]
|
||||
; GCN-NEXT: v_subb_u32_e32 v4, vcc, 0, v4, vcc
|
||||
; GCN-NEXT: v_cmp_ne_u32_e64 s[4:5], 0, v6
|
||||
; GCN-NEXT: v_cmp_ge_u32_e32 vcc, v4, v1
|
||||
|
|
@ -1533,7 +1529,6 @@ define i64 @v_test_sdiv_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_subb_u32_e32 v6, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mac_f32_e32 v3, 0x4f800000, v4
|
||||
; GCN-NEXT: v_rcp_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mov_b32_e32 v13, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v12, 0
|
||||
; GCN-NEXT: s_mov_b32 s4, 0x8000
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x5f7ffffc, v3
|
||||
|
|
@ -1548,20 +1543,20 @@ define i64 @v_test_sdiv_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v7, v8
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v5, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v7, v9
|
||||
; GCN-NEXT: v_mul_lo_u32 v10, v3, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v3, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v3, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v14, v4, v7
|
||||
; GCN-NEXT: v_mul_lo_u32 v9, v3, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v3, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v3, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v13, v4, v7
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v4, v7
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v11, v10
|
||||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v10, v9
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, 0, v11, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v11, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v4, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v13, v9, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v10, v11
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v9, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v14, v12, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v9, v11
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v10, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v13, v12, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v13, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v4, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v5, v4
|
||||
|
|
@ -1577,20 +1572,20 @@ define i64 @v_test_sdiv_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v5, v4, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v4, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v10, v9
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v13, v11, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, 0, v11, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v4, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v9, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v10, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v7, v12, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v13, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v7, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v4, v6, vcc
|
||||
; GCN-NEXT: v_lshrrev_b32_e32 v5, 17, v4
|
||||
; GCN-NEXT: v_lshlrev_b32_e32 v4, 15, v4
|
||||
; GCN-NEXT: v_lshrrev_b32_e32 v3, 17, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v13, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v1, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
|
|
@ -1607,9 +1602,9 @@ define i64 @v_test_sdiv_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_cmp_eq_u32_e64 s[4:5], v6, v1
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v6, v8, v7, s[4:5]
|
||||
; GCN-NEXT: v_add_i32_e64 v7, s[4:5], 2, v3
|
||||
; GCN-NEXT: v_addc_u32_e64 v8, s[4:5], 0, v13, s[4:5]
|
||||
; GCN-NEXT: v_addc_u32_e64 v8, s[4:5], 0, 0, s[4:5]
|
||||
; GCN-NEXT: v_add_i32_e64 v9, s[4:5], 1, v3
|
||||
; GCN-NEXT: v_addc_u32_e64 v10, s[4:5], 0, v13, s[4:5]
|
||||
; GCN-NEXT: v_addc_u32_e64 v10, s[4:5], 0, 0, s[4:5]
|
||||
; GCN-NEXT: v_subb_u32_e32 v4, vcc, 0, v4, vcc
|
||||
; GCN-NEXT: v_cmp_ne_u32_e64 s[4:5], 0, v6
|
||||
; GCN-NEXT: v_cmp_ge_u32_e32 vcc, v4, v1
|
||||
|
|
@ -1797,11 +1792,10 @@ define i64 @v_test_sdiv_pow2_k_den_i64(i64 %x) {
|
|||
; GCN-IR-NEXT: v_and_b32_e32 v9, 0x8000, v9
|
||||
; GCN-IR-NEXT: v_cmp_lt_u64_e32 vcc, v[11:12], v[7:8]
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v7, v11
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v13, 0
|
||||
; GCN-IR-NEXT: v_sub_i32_e64 v9, s[4:5], v0, v9
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v8, v12
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v12, v6
|
||||
; GCN-IR-NEXT: v_subb_u32_e64 v10, s[4:5], v10, v13, s[4:5]
|
||||
; GCN-IR-NEXT: v_subbrev_u32_e64 v10, s[4:5], 0, v10, s[4:5]
|
||||
; GCN-IR-NEXT: s_or_b64 s[10:11], vcc, s[10:11]
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v11, v5
|
||||
; GCN-IR-NEXT: s_andn2_b64 exec, exec, s[10:11]
|
||||
|
|
|
|||
|
|
@ -8,14 +8,14 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: simple
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -26,16 +26,16 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: salu_in_between
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $sgpr0 = S_MOV_B32 $sgpr2
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
$sgpr0 = S_MOV_B32 $sgpr2
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -46,18 +46,18 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: valu_write_in_between
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: $vgpr20 = V_MOV_B32_e32 1, implicit $exec
|
||||
; GCN: $vgpr20 = V_MOV_B32_indirect_read 1, implicit $exec
|
||||
; GCN: S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
$vgpr20 = V_MOV_B32_e32 1, implicit $exec
|
||||
$vgpr20 = V_MOV_B32_indirect_read 1, implicit $exec
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -68,18 +68,18 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: valu_read_in_between
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: V_NOP_e32 implicit $exec, implicit $vgpr0
|
||||
; GCN: S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
V_NOP_e32 implicit $exec, implicit $vgpr0
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -90,18 +90,18 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: changed_index
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: $sgpr2 = S_MOV_B32 1
|
||||
; GCN: S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
$sgpr2 = S_MOV_B32 1
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -112,18 +112,18 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: implicitly_changed_index
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: S_NOP 0, implicit-def $sgpr2
|
||||
; GCN: S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_NOP 0, implicit-def $sgpr2
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -134,18 +134,18 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: changed_m0
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: $m0 = S_MOV_B32 1
|
||||
; GCN: S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
$m0 = S_MOV_B32 1
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -156,18 +156,18 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: implicitly_changed_m0
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: S_NOP 0, implicit-def $m0
|
||||
; GCN: S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_NOP 0, implicit-def $m0
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -178,14 +178,14 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: same_imm_index
|
||||
; GCN: S_SET_GPR_IDX_ON 1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON 1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON 1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -196,16 +196,16 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: different_imm_index
|
||||
; GCN: S_SET_GPR_IDX_ON 1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: S_SET_GPR_IDX_ON 2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON 1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON 2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -216,16 +216,16 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: different_gpr_index
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: S_SET_GPR_IDX_ON killed $sgpr1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON killed $sgpr1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -236,22 +236,22 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: different_gpr_index_then_same_index
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -263,15 +263,15 @@ body: |
|
|||
; GCN-LABEL: name: use_m0_with_idx_off
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -282,18 +282,18 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: three_in_a_row
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr17 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr18 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr17 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr18 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr17 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr17 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr18 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr18 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -304,20 +304,20 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: different_gpr_index_then_two_same_indexes
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -328,20 +328,20 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: two_same_indexes_then_different
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: S_SET_GPR_IDX_ON killed $sgpr1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON killed $sgpr1, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -352,16 +352,16 @@ body: |
|
|||
|
||||
; GCN-LABEL: name: indirect_mov
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: V_MOV_B32_indirect undef $vgpr0, undef $vgpr3, implicit $exec, implicit-def $vgpr0_vgpr1_vgpr2_vgpr3, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3(tied-def 3)
|
||||
; GCN: V_MOV_B32_indirect undef $vgpr0, undef $vgpr3, implicit $exec, implicit-def $vgpr0_vgpr1_vgpr2_vgpr3, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3(tied-def 3)
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: V_MOV_B32_indirect_write undef $vgpr0, undef $vgpr3, implicit $exec, implicit-def $vgpr0_vgpr1_vgpr2_vgpr3, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3(tied-def 3)
|
||||
; GCN: V_MOV_B32_indirect_write undef $vgpr0, undef $vgpr3, implicit $exec, implicit-def $vgpr0_vgpr1_vgpr2_vgpr3, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3(tied-def 3)
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
V_MOV_B32_indirect undef $vgpr0, undef $vgpr3, implicit $exec, implicit-def $vgpr0_vgpr1_vgpr2_vgpr3, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3(tied-def 3)
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
V_MOV_B32_indirect_write undef $vgpr0, undef $vgpr3, implicit $exec, implicit-def $vgpr0_vgpr1_vgpr2_vgpr3, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3(tied-def 3)
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $m0, implicit-def $mode, implicit undef $m0, implicit $mode
|
||||
V_MOV_B32_indirect undef $vgpr0, undef $vgpr3, implicit $exec, implicit-def $vgpr0_vgpr1_vgpr2_vgpr3, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3(tied-def 3)
|
||||
V_MOV_B32_indirect_write undef $vgpr0, undef $vgpr3, implicit $exec, implicit-def $vgpr0_vgpr1_vgpr2_vgpr3, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3(tied-def 3)
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
...
|
||||
|
||||
|
|
@ -372,20 +372,20 @@ body: |
|
|||
; GCN-LABEL: name: simple_bundle
|
||||
; GCN: BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr16, implicit-def $vgpr16_lo16, implicit-def $vgpr16_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: }
|
||||
; GCN: BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr15, implicit-def $vgpr15_lo16, implicit-def $vgpr15_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr0, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: }
|
||||
BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr16, implicit-def $vgpr16_lo16, implicit-def $vgpr16_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
}
|
||||
BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr15, implicit-def $vgpr15_lo16, implicit-def $vgpr15_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr0, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
}
|
||||
...
|
||||
|
|
@ -397,22 +397,22 @@ body: |
|
|||
; GCN-LABEL: name: salu_in_between_bundle
|
||||
; GCN: BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr16, implicit-def $vgpr16_lo16, implicit-def $vgpr16_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: }
|
||||
; GCN: $sgpr0 = S_MOV_B32 $sgpr2
|
||||
; GCN: BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr15, implicit-def $vgpr15_lo16, implicit-def $vgpr15_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr0, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: }
|
||||
BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr16, implicit-def $vgpr16_lo16, implicit-def $vgpr16_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
}
|
||||
$sgpr0 = S_MOV_B32 $sgpr2
|
||||
BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr15, implicit-def $vgpr15_lo16, implicit-def $vgpr15_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr0, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
}
|
||||
...
|
||||
|
|
@ -424,24 +424,24 @@ body: |
|
|||
; GCN-LABEL: name: valu_in_between_bundle
|
||||
; GCN: BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr16, implicit-def $vgpr16_lo16, implicit-def $vgpr16_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: }
|
||||
; GCN: $vgpr20 = V_MOV_B32_e32 1, implicit $exec
|
||||
; GCN: $vgpr20 = V_MOV_B32_indirect_read 1, implicit $exec
|
||||
; GCN: BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr15, implicit-def $vgpr15_lo16, implicit-def $vgpr15_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr0, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
; GCN: S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: }
|
||||
BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr16, implicit-def $vgpr16_lo16, implicit-def $vgpr16_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
}
|
||||
$vgpr20 = V_MOV_B32_e32 1, implicit $exec
|
||||
$vgpr20 = V_MOV_B32_indirect_read 1, implicit $exec
|
||||
BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr15, implicit-def $vgpr15_lo16, implicit-def $vgpr15_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr0, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
}
|
||||
...
|
||||
|
|
@ -453,24 +453,24 @@ body: |
|
|||
; GCN-LABEL: name: changed_index_bundle
|
||||
; GCN: BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr16, implicit-def $vgpr16_lo16, implicit-def $vgpr16_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: }
|
||||
; GCN: $sgpr2 = S_MOV_B32 1
|
||||
; GCN: BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr15, implicit-def $vgpr15_lo16, implicit-def $vgpr15_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr0, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
; GCN: S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: }
|
||||
BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr16, implicit-def $vgpr16_lo16, implicit-def $vgpr16_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
}
|
||||
$sgpr2 = S_MOV_B32 1
|
||||
BUNDLE implicit-def $m0, implicit-def $m0_lo16, implicit-def $m0_hi16, implicit-def $mode, implicit-def $vgpr15, implicit-def $vgpr15_lo16, implicit-def $vgpr15_hi16, implicit $sgpr2, implicit $m0, implicit $mode, implicit undef $vgpr0, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15 {
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
}
|
||||
...
|
||||
|
|
@ -482,17 +482,17 @@ body: |
|
|||
; GCN: bb.0:
|
||||
; GCN: successors: %bb.1(0x80000000)
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: S_CBRANCH_VCCZ %bb.1, implicit $vcc
|
||||
; GCN: bb.1:
|
||||
bb.0:
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_CBRANCH_VCCZ %bb.1, implicit $vcc
|
||||
bb.1:
|
||||
|
|
@ -505,16 +505,16 @@ body: |
|
|||
; GCN: bb.0:
|
||||
; GCN: successors:
|
||||
; GCN: S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: $vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
; GCN: S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
; GCN: bb.1:
|
||||
bb.0:
|
||||
S_SET_GPR_IDX_ON $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr16 = V_MOV_B32_e32 undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr16 = V_MOV_B32_indirect_read undef $vgpr1, implicit $exec, implicit $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_SET_GPR_IDX_ON killed $sgpr2, 1, implicit-def $mode, implicit-def $m0, implicit $mode, implicit undef $m0
|
||||
$vgpr15 = V_MOV_B32_e32 undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
$vgpr15 = V_MOV_B32_indirect_read undef $vgpr0, implicit $exec, implicit killed $vgpr0_vgpr1_vgpr2_vgpr3_vgpr4_vgpr5_vgpr6_vgpr7_vgpr8_vgpr9_vgpr10_vgpr11_vgpr12_vgpr13_vgpr14_vgpr15, implicit $m0
|
||||
S_SET_GPR_IDX_OFF implicit-def $mode, implicit $mode
|
||||
S_CBRANCH_EXECZ %bb.1, implicit $exec
|
||||
bb.1:
|
||||
|
|
|
|||
|
|
@ -7,7 +7,6 @@ define amdgpu_kernel void @s_test_srem(i64 addrspace(1)* %out, i64 %x, i64 %y) {
|
|||
; GCN: ; %bb.0:
|
||||
; GCN-NEXT: s_load_dwordx2 s[12:13], s[0:1], 0xd
|
||||
; GCN-NEXT: s_load_dwordx4 s[8:11], s[0:1], 0x9
|
||||
; GCN-NEXT: v_mov_b32_e32 v2, 0
|
||||
; GCN-NEXT: s_mov_b32 s7, 0xf000
|
||||
; GCN-NEXT: s_mov_b32 s6, -1
|
||||
; GCN-NEXT: s_waitcnt lgkmcnt(0)
|
||||
|
|
@ -21,69 +20,69 @@ define amdgpu_kernel void @s_test_srem(i64 addrspace(1)* %out, i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_mov_b32_e32 v1, 0
|
||||
; GCN-NEXT: s_mov_b32 s5, s9
|
||||
; GCN-NEXT: v_mul_f32_e32 v0, 0x5f7ffffc, v0
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v3
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, s1, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s0, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v2, v9, vcc
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v3, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v9, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s1, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s0, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v6, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v3, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v3, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v2, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v8, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v6, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s10, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s10, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, s10, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, s11, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s11, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s11, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, s11, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v0, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v5, v0, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v7, v1, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v6, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v2, v1, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s1, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s0, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v7, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v8, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s10, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s10, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s10, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, s11, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s11, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s11, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, s11, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v4, v0, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v6, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v1, s12, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, s12, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s13, v0
|
||||
|
|
@ -239,7 +238,6 @@ define i64 @v_test_srem(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_subb_u32_e32 v7, vcc, 0, v3, vcc
|
||||
; GCN-NEXT: v_mac_f32_e32 v4, 0x4f800000, v5
|
||||
; GCN-NEXT: v_rcp_f32_e32 v4, v4
|
||||
; GCN-NEXT: v_mov_b32_e32 v14, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v13, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v4, 0x5f7ffffc, v4
|
||||
; GCN-NEXT: v_mul_f32_e32 v5, 0x2f800000, v4
|
||||
|
|
@ -253,20 +251,20 @@ define i64 @v_test_srem(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v8, v9
|
||||
; GCN-NEXT: v_mul_lo_u32 v9, v6, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v8, v10
|
||||
; GCN-NEXT: v_mul_lo_u32 v11, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v12, v4, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v15, v5, v8
|
||||
; GCN-NEXT: v_mul_lo_u32 v10, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v4, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v12, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v14, v5, v8
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v5, v8
|
||||
; GCN-NEXT: v_add_i32_e32 v11, vcc, v12, v11
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v11, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v11, vcc, 0, v12, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v12, v5, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v5, v9
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v14, v10, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v11, vcc, v11, v12
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v10, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v15, v13, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v10, v12
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v11, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v14, v13, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v14, v10, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v6, v5
|
||||
|
|
@ -282,13 +280,13 @@ define i64 @v_test_srem(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v6, v5, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v5, v7
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v11, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v11, vcc, v14, v12, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v11, vcc, 0, v12, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v5, v7
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v10, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v8, v13, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v6, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v14, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v7, vcc
|
||||
; GCN-NEXT: v_ashrrev_i32_e32 v6, 31, v1
|
||||
|
|
@ -300,7 +298,7 @@ define i64 @v_test_srem(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v1, v6, vcc
|
||||
; GCN-NEXT: v_xor_b32_e32 v1, v1, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v14, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v9, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v1, v5
|
||||
|
|
@ -309,7 +307,7 @@ define i64 @v_test_srem(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v8, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v10, v13, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v14, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v7, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v3, v4
|
||||
|
|
@ -872,7 +870,7 @@ define amdgpu_kernel void @s_test_srem33_64(i64 addrspace(1)* %out, i64 %x, i64
|
|||
; GCN: ; %bb.0:
|
||||
; GCN-NEXT: s_load_dwordx4 s[8:11], s[0:1], 0x9
|
||||
; GCN-NEXT: s_load_dwordx2 s[0:1], s[0:1], 0xd
|
||||
; GCN-NEXT: v_mov_b32_e32 v7, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v6, 0
|
||||
; GCN-NEXT: s_mov_b32 s7, 0xf000
|
||||
; GCN-NEXT: s_mov_b32 s6, -1
|
||||
; GCN-NEXT: s_waitcnt lgkmcnt(0)
|
||||
|
|
@ -890,77 +888,76 @@ define amdgpu_kernel void @s_test_srem33_64(i64 addrspace(1)* %out, i64 %x, i64
|
|||
; GCN-NEXT: s_ashr_i32 s10, s11, 31
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0x4f800000, v1
|
||||
; GCN-NEXT: v_rcp_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_mov_b32_e32 v1, 0
|
||||
; GCN-NEXT: s_mov_b32 s11, s10
|
||||
; GCN-NEXT: s_mov_b32 s4, s8
|
||||
; GCN-NEXT: v_mul_f32_e32 v0, 0x5f7ffffc, v0
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v0, v0
|
||||
; GCN-NEXT: s_mov_b32 s5, s9
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s1, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s0, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v0, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v7, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v6, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v7, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s0, v0
|
||||
; GCN-NEXT: v_mul_f32_e32 v0, 0x5f7ffffc, v0
|
||||
; GCN-NEXT: v_mul_f32_e32 v1, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v1, v1
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v1
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v1, v1
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s0, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s1, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s0, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v7, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v8, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v7, v5, vcc
|
||||
; GCN-NEXT: s_add_u32 s0, s2, s10
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: s_addc_u32 s1, s3, s10
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: s_xor_b64 s[14:15], s[0:1], s[10:11]
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s14, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s14, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s14, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, s15, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s15, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v7, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s15, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, s15, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, v0, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v1, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, v1, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v4, v0, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v6, v1, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v7, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v5, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v8, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, 0, v4, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v7, v1, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v1, v3, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s0, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s1, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s0, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v4, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v1, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v1, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, v1, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v7, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v8, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v4, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, 0, v4, vcc
|
||||
; GCN-NEXT: s_add_u32 s0, s2, s10
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: s_addc_u32 s1, s3, s10
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v1, v3, vcc
|
||||
; GCN-NEXT: s_xor_b64 s[14:15], s[0:1], s[10:11]
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s14, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, s14, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s14, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s15, v1
|
||||
; GCN-NEXT: v_mul_lo_u32 v1, s15, v1
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, 0, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s15, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, s15, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v3, v0, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v5, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v1
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, 0, v2, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v1, s12, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, s12, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s13, v0
|
||||
|
|
@ -1290,7 +1287,6 @@ define amdgpu_kernel void @s_test_srem_k_num_i64(i64 addrspace(1)* %out, i64 %x)
|
|||
; GCN-LABEL: s_test_srem_k_num_i64:
|
||||
; GCN: ; %bb.0:
|
||||
; GCN-NEXT: s_load_dwordx4 s[0:3], s[0:1], 0x9
|
||||
; GCN-NEXT: v_mov_b32_e32 v2, 0
|
||||
; GCN-NEXT: s_mov_b32 s7, 0xf000
|
||||
; GCN-NEXT: s_mov_b32 s6, -1
|
||||
; GCN-NEXT: s_waitcnt lgkmcnt(0)
|
||||
|
|
@ -1309,64 +1305,64 @@ define amdgpu_kernel void @s_test_srem_k_num_i64(i64 addrspace(1)* %out, i64 %x)
|
|||
; GCN-NEXT: v_mov_b32_e32 v1, 0
|
||||
; GCN-NEXT: s_mov_b32 s5, s1
|
||||
; GCN-NEXT: v_mul_f32_e32 v0, 0x5f7ffffc, v0
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v3
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s2, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s2, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, s3, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s2, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v2, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v10, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s2, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s2, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s2, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s2, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s3, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s2, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v6, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v3, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v3, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v2, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v8, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v6, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v0, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v2, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v6, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s2, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s2, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s3, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s2, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v7, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v8, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v5, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v2, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v3, v1, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, 24
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, v1, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, v0, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v1, v1, 24
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v2, v1, vcc
|
||||
; GCN-NEXT: v_mov_b32_e32 v3, s9
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v1, s9, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, s8, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v0, s8, v0
|
||||
; GCN-NEXT: v_mov_b32_e32 v3, s9
|
||||
; GCN-NEXT: v_add_i32_e32 v1, vcc, v2, v1
|
||||
; GCN-NEXT: v_sub_i32_e32 v2, vcc, 0, v1
|
||||
; GCN-NEXT: v_sub_i32_e32 v0, vcc, 24, v0
|
||||
|
|
@ -1505,7 +1501,6 @@ define i64 @v_test_srem_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_subb_u32_e32 v5, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mac_f32_e32 v2, 0x4f800000, v3
|
||||
; GCN-NEXT: v_rcp_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_mov_b32_e32 v12, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v11, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x5f7ffffc, v2
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x2f800000, v2
|
||||
|
|
@ -1519,20 +1514,20 @@ define i64 @v_test_srem_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v6, v7
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v4, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v6, v8
|
||||
; GCN-NEXT: v_mul_lo_u32 v9, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v2, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v13, v3, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v12, v3, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v10, v9
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v10, v3, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v3, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v12, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v9, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v8, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v13, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v8, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v12, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v7, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v12, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v7, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v4, v3
|
||||
|
|
@ -1548,20 +1543,20 @@ define i64 @v_test_srem_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v12, v10, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v3, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v8, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v6, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v12, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, v2, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, v3, 24
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v12, v3, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, 0, v3, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v0, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, v0, v2
|
||||
|
|
@ -1705,7 +1700,6 @@ define i64 @v_test_srem_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_subb_u32_e32 v5, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mac_f32_e32 v2, 0x4f800000, v3
|
||||
; GCN-NEXT: v_rcp_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_mov_b32_e32 v12, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v11, 0
|
||||
; GCN-NEXT: s_mov_b32 s4, 0x8000
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x5f7ffffc, v2
|
||||
|
|
@ -1720,20 +1714,20 @@ define i64 @v_test_srem_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v6, v7
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v4, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v6, v8
|
||||
; GCN-NEXT: v_mul_lo_u32 v9, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v2, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v13, v3, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v12, v3, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v10, v9
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v10, v3, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v3, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v12, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v9, vcc, v9, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v8, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v13, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v8, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v12, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v7, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v12, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v7, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v4, v3
|
||||
|
|
@ -1749,20 +1743,20 @@ define i64 @v_test_srem_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v12, v10, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v3, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v8, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v6, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v12, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_lshrrev_b32_e32 v4, 17, v3
|
||||
; GCN-NEXT: v_lshlrev_b32_e32 v3, 15, v3
|
||||
; GCN-NEXT: v_lshrrev_b32_e32 v2, 17, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v12, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, 0, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v0, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, v0, v2
|
||||
|
|
@ -1963,17 +1957,16 @@ define i64 @v_test_srem_pow2_k_den_i64(i64 %x) {
|
|||
; GCN-IR-NEXT: v_or_b32_e32 v4, v12, v4
|
||||
; GCN-IR-NEXT: v_ashrrev_i32_e32 v12, 31, v6
|
||||
; GCN-IR-NEXT: v_and_b32_e32 v6, 1, v12
|
||||
; GCN-IR-NEXT: v_and_b32_e32 v15, 0x8000, v12
|
||||
; GCN-IR-NEXT: v_and_b32_e32 v14, 0x8000, v12
|
||||
; GCN-IR-NEXT: v_add_i32_e32 v12, vcc, 1, v8
|
||||
; GCN-IR-NEXT: v_or_b32_e32 v5, v13, v5
|
||||
; GCN-IR-NEXT: v_addc_u32_e32 v13, vcc, 0, v9, vcc
|
||||
; GCN-IR-NEXT: v_cmp_lt_u64_e32 vcc, v[12:13], v[8:9]
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v8, v12
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v14, 0
|
||||
; GCN-IR-NEXT: v_sub_i32_e64 v10, s[4:5], v10, v15
|
||||
; GCN-IR-NEXT: v_sub_i32_e64 v10, s[4:5], v10, v14
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v9, v13
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v13, v7
|
||||
; GCN-IR-NEXT: v_subb_u32_e64 v11, s[4:5], v11, v14, s[4:5]
|
||||
; GCN-IR-NEXT: v_subbrev_u32_e64 v11, s[4:5], 0, v11, s[4:5]
|
||||
; GCN-IR-NEXT: s_or_b64 s[10:11], vcc, s[10:11]
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v12, v6
|
||||
; GCN-IR-NEXT: s_andn2_b64 exec, exec, s[10:11]
|
||||
|
|
|
|||
|
|
@ -2487,7 +2487,6 @@ define i64 @v_test_udiv64_mulhi_fold(i64 %arg) {
|
|||
; SI-NEXT: v_madak_f32 v2, 0, v2, 0x47c35000
|
||||
; SI-NEXT: v_rcp_f32_e32 v2, v2
|
||||
; SI-NEXT: s_mov_b32 s4, 0xfffe7960
|
||||
; SI-NEXT: v_mov_b32_e32 v10, 0
|
||||
; SI-NEXT: v_mov_b32_e32 v9, 0
|
||||
; SI-NEXT: v_mul_f32_e32 v2, 0x5f7ffffc, v2
|
||||
; SI-NEXT: v_mul_f32_e32 v3, 0x2f800000, v2
|
||||
|
|
@ -2500,20 +2499,20 @@ define i64 @v_test_udiv64_mulhi_fold(i64 %arg) {
|
|||
; SI-NEXT: v_mul_lo_u32 v6, v2, s4
|
||||
; SI-NEXT: v_subrev_i32_e32 v4, vcc, v2, v4
|
||||
; SI-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; SI-NEXT: v_mul_lo_u32 v7, v2, v4
|
||||
; SI-NEXT: v_mul_hi_u32 v8, v2, v6
|
||||
; SI-NEXT: v_mul_hi_u32 v5, v2, v4
|
||||
; SI-NEXT: v_mul_hi_u32 v11, v3, v4
|
||||
; SI-NEXT: v_mul_lo_u32 v5, v2, v4
|
||||
; SI-NEXT: v_mul_hi_u32 v7, v2, v6
|
||||
; SI-NEXT: v_mul_hi_u32 v8, v2, v4
|
||||
; SI-NEXT: v_mul_hi_u32 v10, v3, v4
|
||||
; SI-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; SI-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; SI-NEXT: v_add_i32_e32 v5, vcc, v7, v5
|
||||
; SI-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; SI-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; SI-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; SI-NEXT: v_addc_u32_e32 v5, vcc, v10, v5, vcc
|
||||
; SI-NEXT: v_add_i32_e32 v7, vcc, v7, v8
|
||||
; SI-NEXT: v_addc_u32_e32 v5, vcc, v5, v6, vcc
|
||||
; SI-NEXT: v_addc_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; SI-NEXT: v_add_i32_e32 v5, vcc, v5, v8
|
||||
; SI-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; SI-NEXT: v_addc_u32_e32 v6, vcc, v10, v9, vcc
|
||||
; SI-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; SI-NEXT: v_addc_u32_e32 v5, vcc, v10, v6, vcc
|
||||
; SI-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; SI-NEXT: v_add_i32_e32 v2, vcc, v2, v4
|
||||
; SI-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; SI-NEXT: v_mul_hi_u32 v4, v2, s4
|
||||
|
|
@ -2525,17 +2524,17 @@ define i64 @v_test_udiv64_mulhi_fold(i64 %arg) {
|
|||
; SI-NEXT: v_mul_lo_u32 v5, v2, v4
|
||||
; SI-NEXT: v_mul_hi_u32 v7, v2, v6
|
||||
; SI-NEXT: v_mul_hi_u32 v8, v2, v4
|
||||
; SI-NEXT: v_mul_hi_u32 v11, v3, v4
|
||||
; SI-NEXT: v_mul_hi_u32 v10, v3, v4
|
||||
; SI-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; SI-NEXT: v_add_i32_e32 v5, vcc, v7, v5
|
||||
; SI-NEXT: v_addc_u32_e32 v7, vcc, v10, v8, vcc
|
||||
; SI-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; SI-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; SI-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; SI-NEXT: v_add_i32_e32 v5, vcc, v5, v8
|
||||
; SI-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; SI-NEXT: v_addc_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; SI-NEXT: v_addc_u32_e32 v6, vcc, v10, v9, vcc
|
||||
; SI-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; SI-NEXT: v_addc_u32_e32 v5, vcc, v10, v6, vcc
|
||||
; SI-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; SI-NEXT: v_add_i32_e32 v2, vcc, v2, v4
|
||||
; SI-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; SI-NEXT: v_mul_lo_u32 v4, v0, v3
|
||||
|
|
@ -2544,14 +2543,14 @@ define i64 @v_test_udiv64_mulhi_fold(i64 %arg) {
|
|||
; SI-NEXT: v_mul_hi_u32 v7, v1, v3
|
||||
; SI-NEXT: v_mul_lo_u32 v3, v1, v3
|
||||
; SI-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; SI-NEXT: v_addc_u32_e32 v5, vcc, v10, v6, vcc
|
||||
; SI-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; SI-NEXT: v_mul_lo_u32 v6, v1, v2
|
||||
; SI-NEXT: v_mul_hi_u32 v2, v1, v2
|
||||
; SI-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; SI-NEXT: v_addc_u32_e32 v2, vcc, v5, v2, vcc
|
||||
; SI-NEXT: v_addc_u32_e32 v4, vcc, v7, v9, vcc
|
||||
; SI-NEXT: v_add_i32_e32 v2, vcc, v2, v3
|
||||
; SI-NEXT: v_addc_u32_e32 v3, vcc, v10, v4, vcc
|
||||
; SI-NEXT: v_addc_u32_e32 v3, vcc, 0, v4, vcc
|
||||
; SI-NEXT: v_mul_lo_u32 v4, v3, s4
|
||||
; SI-NEXT: v_mul_hi_u32 v5, v2, s4
|
||||
; SI-NEXT: v_mul_lo_u32 v6, v2, s4
|
||||
|
|
@ -2588,7 +2587,6 @@ define i64 @v_test_udiv64_mulhi_fold(i64 %arg) {
|
|||
; VI-NEXT: v_madak_f32 v2, 0, v2, 0x47c35000
|
||||
; VI-NEXT: v_rcp_f32_e32 v2, v2
|
||||
; VI-NEXT: s_mov_b32 s4, 0xfffe7960
|
||||
; VI-NEXT: v_mov_b32_e32 v10, 0
|
||||
; VI-NEXT: v_mov_b32_e32 v9, 0
|
||||
; VI-NEXT: v_mul_f32_e32 v2, 0x5f7ffffc, v2
|
||||
; VI-NEXT: v_mul_f32_e32 v3, 0x2f800000, v2
|
||||
|
|
@ -2601,20 +2599,20 @@ define i64 @v_test_udiv64_mulhi_fold(i64 %arg) {
|
|||
; VI-NEXT: v_mul_lo_u32 v6, v2, s4
|
||||
; VI-NEXT: v_subrev_u32_e32 v4, vcc, v2, v4
|
||||
; VI-NEXT: v_add_u32_e32 v4, vcc, v5, v4
|
||||
; VI-NEXT: v_mul_lo_u32 v7, v2, v4
|
||||
; VI-NEXT: v_mul_hi_u32 v8, v2, v6
|
||||
; VI-NEXT: v_mul_hi_u32 v5, v2, v4
|
||||
; VI-NEXT: v_mul_hi_u32 v11, v3, v4
|
||||
; VI-NEXT: v_mul_lo_u32 v5, v2, v4
|
||||
; VI-NEXT: v_mul_hi_u32 v7, v2, v6
|
||||
; VI-NEXT: v_mul_hi_u32 v8, v2, v4
|
||||
; VI-NEXT: v_mul_hi_u32 v10, v3, v4
|
||||
; VI-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; VI-NEXT: v_add_u32_e32 v7, vcc, v8, v7
|
||||
; VI-NEXT: v_add_u32_e32 v5, vcc, v7, v5
|
||||
; VI-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; VI-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; VI-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; VI-NEXT: v_addc_u32_e32 v5, vcc, v10, v5, vcc
|
||||
; VI-NEXT: v_add_u32_e32 v7, vcc, v7, v8
|
||||
; VI-NEXT: v_addc_u32_e32 v5, vcc, v5, v6, vcc
|
||||
; VI-NEXT: v_addc_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; VI-NEXT: v_add_u32_e32 v5, vcc, v5, v8
|
||||
; VI-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; VI-NEXT: v_addc_u32_e32 v6, vcc, v10, v9, vcc
|
||||
; VI-NEXT: v_add_u32_e32 v4, vcc, v5, v4
|
||||
; VI-NEXT: v_addc_u32_e32 v5, vcc, v10, v6, vcc
|
||||
; VI-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; VI-NEXT: v_add_u32_e32 v2, vcc, v2, v4
|
||||
; VI-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; VI-NEXT: v_mul_hi_u32 v4, v2, s4
|
||||
|
|
@ -2626,17 +2624,17 @@ define i64 @v_test_udiv64_mulhi_fold(i64 %arg) {
|
|||
; VI-NEXT: v_mul_lo_u32 v5, v2, v4
|
||||
; VI-NEXT: v_mul_hi_u32 v7, v2, v6
|
||||
; VI-NEXT: v_mul_hi_u32 v8, v2, v4
|
||||
; VI-NEXT: v_mul_hi_u32 v11, v3, v4
|
||||
; VI-NEXT: v_mul_hi_u32 v10, v3, v4
|
||||
; VI-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; VI-NEXT: v_add_u32_e32 v5, vcc, v7, v5
|
||||
; VI-NEXT: v_addc_u32_e32 v7, vcc, v10, v8, vcc
|
||||
; VI-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; VI-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; VI-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; VI-NEXT: v_add_u32_e32 v5, vcc, v5, v8
|
||||
; VI-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; VI-NEXT: v_addc_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; VI-NEXT: v_addc_u32_e32 v6, vcc, v10, v9, vcc
|
||||
; VI-NEXT: v_add_u32_e32 v4, vcc, v5, v4
|
||||
; VI-NEXT: v_addc_u32_e32 v5, vcc, v10, v6, vcc
|
||||
; VI-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; VI-NEXT: v_add_u32_e32 v2, vcc, v2, v4
|
||||
; VI-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; VI-NEXT: v_mul_lo_u32 v4, v0, v3
|
||||
|
|
@ -2645,14 +2643,14 @@ define i64 @v_test_udiv64_mulhi_fold(i64 %arg) {
|
|||
; VI-NEXT: v_mul_hi_u32 v7, v1, v3
|
||||
; VI-NEXT: v_mul_lo_u32 v3, v1, v3
|
||||
; VI-NEXT: v_add_u32_e32 v4, vcc, v5, v4
|
||||
; VI-NEXT: v_addc_u32_e32 v5, vcc, v10, v6, vcc
|
||||
; VI-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; VI-NEXT: v_mul_lo_u32 v6, v1, v2
|
||||
; VI-NEXT: v_mul_hi_u32 v2, v1, v2
|
||||
; VI-NEXT: v_add_u32_e32 v4, vcc, v4, v6
|
||||
; VI-NEXT: v_addc_u32_e32 v2, vcc, v5, v2, vcc
|
||||
; VI-NEXT: v_addc_u32_e32 v4, vcc, v7, v9, vcc
|
||||
; VI-NEXT: v_add_u32_e32 v2, vcc, v2, v3
|
||||
; VI-NEXT: v_addc_u32_e32 v3, vcc, v10, v4, vcc
|
||||
; VI-NEXT: v_addc_u32_e32 v3, vcc, 0, v4, vcc
|
||||
; VI-NEXT: v_mul_lo_u32 v4, v3, s4
|
||||
; VI-NEXT: v_mul_hi_u32 v5, v2, s4
|
||||
; VI-NEXT: v_mul_lo_u32 v6, v2, s4
|
||||
|
|
@ -2689,7 +2687,6 @@ define i64 @v_test_udiv64_mulhi_fold(i64 %arg) {
|
|||
; GCN-NEXT: v_madak_f32 v2, 0, v2, 0x47c35000
|
||||
; GCN-NEXT: v_rcp_f32_e32 v2, v2
|
||||
; GCN-NEXT: s_mov_b32 s4, 0xfffe7960
|
||||
; GCN-NEXT: v_mov_b32_e32 v10, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v9, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x5f7ffffc, v2
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x2f800000, v2
|
||||
|
|
@ -2702,20 +2699,20 @@ define i64 @v_test_udiv64_mulhi_fold(i64 %arg) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v6, v2, s4
|
||||
; GCN-NEXT: v_subrev_u32_e32 v4, vcc, v2, v4
|
||||
; GCN-NEXT: v_add_u32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v3, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v3, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_u32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_add_u32_e32 v5, vcc, v7, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v10, v5, vcc
|
||||
; GCN-NEXT: v_add_u32_e32 v7, vcc, v7, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; GCN-NEXT: v_add_u32_e32 v5, vcc, v5, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v10, v9, vcc
|
||||
; GCN-NEXT: v_add_u32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v10, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_add_u32_e32 v2, vcc, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v2, s4
|
||||
|
|
@ -2727,17 +2724,17 @@ define i64 @v_test_udiv64_mulhi_fold(i64 %arg) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v5, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v3, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v3, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_u32_e32 v5, vcc, v7, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v10, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_add_u32_e32 v5, vcc, v5, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v10, v9, vcc
|
||||
; GCN-NEXT: v_add_u32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v10, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_add_u32_e32 v2, vcc, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v0, v3
|
||||
|
|
@ -2746,14 +2743,14 @@ define i64 @v_test_udiv64_mulhi_fold(i64 %arg) {
|
|||
; GCN-NEXT: v_mul_hi_u32 v7, v1, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, v3
|
||||
; GCN-NEXT: v_add_u32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v10, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v1, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, v1, v2
|
||||
; GCN-NEXT: v_add_u32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v5, v2, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v7, v9, vcc
|
||||
; GCN-NEXT: v_add_u32_e32 v2, vcc, v2, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v10, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, 0, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, s4
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, s4
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v2, s4
|
||||
|
|
|
|||
|
|
@ -6,7 +6,6 @@ define amdgpu_kernel void @s_test_udiv_i64(i64 addrspace(1)* %out, i64 %x, i64 %
|
|||
; GCN-LABEL: s_test_udiv_i64:
|
||||
; GCN: ; %bb.0:
|
||||
; GCN-NEXT: s_load_dwordx2 s[8:9], s[0:1], 0xd
|
||||
; GCN-NEXT: v_mov_b32_e32 v2, 0
|
||||
; GCN-NEXT: s_load_dwordx4 s[0:3], s[0:1], 0x9
|
||||
; GCN-NEXT: s_mov_b32 s7, 0xf000
|
||||
; GCN-NEXT: s_mov_b32 s6, -1
|
||||
|
|
@ -19,71 +18,71 @@ define amdgpu_kernel void @s_test_udiv_i64(i64 addrspace(1)* %out, i64 %x, i64 %
|
|||
; GCN-NEXT: v_rcp_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_mov_b32_e32 v1, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v0, 0x5f7ffffc, v0
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v3
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s4, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, s5, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s4, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v2, v9, vcc
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v3, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v9, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s4, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s4, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s5, v0
|
||||
; GCN-NEXT: s_mov_b32 s5, s1
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s4, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v6, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v3, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v3, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v2, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v8, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v6, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s2, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s2, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, s2, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, s3, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s3, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s3, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v0, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v6, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s4, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s5, v0
|
||||
; GCN-NEXT: s_mov_b32 s5, s1
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s4, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v7, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v8, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s2, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s2, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s2, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, s3, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s3, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s3, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, s3, v0
|
||||
; GCN-NEXT: s_mov_b32 s4, s0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v5, v0, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v7, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v2, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v4, v0, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v6, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s8, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, s8, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s9, v0
|
||||
|
|
@ -224,7 +223,6 @@ define i64 @v_test_udiv_i64(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_subb_u32_e32 v7, vcc, 0, v3, vcc
|
||||
; GCN-NEXT: v_mac_f32_e32 v4, 0x4f800000, v5
|
||||
; GCN-NEXT: v_rcp_f32_e32 v4, v4
|
||||
; GCN-NEXT: v_mov_b32_e32 v14, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v13, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v4, 0x5f7ffffc, v4
|
||||
; GCN-NEXT: v_mul_f32_e32 v5, 0x2f800000, v4
|
||||
|
|
@ -238,20 +236,20 @@ define i64 @v_test_udiv_i64(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v8, v9
|
||||
; GCN-NEXT: v_mul_lo_u32 v9, v6, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v8, v10
|
||||
; GCN-NEXT: v_mul_lo_u32 v11, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v12, v4, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v15, v5, v8
|
||||
; GCN-NEXT: v_mul_lo_u32 v10, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v4, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v12, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v14, v5, v8
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v5, v8
|
||||
; GCN-NEXT: v_add_i32_e32 v11, vcc, v12, v11
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v11, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v11, vcc, 0, v12, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v12, v5, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v5, v9
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v14, v10, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v11, vcc, v11, v12
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v10, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v15, v13, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v10, v12
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v11, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v14, v13, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v14, v10, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v6, v5
|
||||
|
|
@ -267,13 +265,13 @@ define i64 @v_test_udiv_i64(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v6, v5, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v5, v7
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v11, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v11, vcc, v14, v12, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v11, vcc, 0, v12, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v5, v7
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v10, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v8, v13, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v6, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v14, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v7, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v0, v5
|
||||
|
|
@ -282,14 +280,14 @@ define i64 @v_test_udiv_i64(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_mul_hi_u32 v9, v1, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v1, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v7, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v14, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v6, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v7, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v9, v13, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v14, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v3, v4
|
||||
|
|
@ -701,7 +699,6 @@ define amdgpu_kernel void @s_test_udiv24_i48(i48 addrspace(1)* %out, i48 %x, i48
|
|||
; GCN-NEXT: s_load_dwordx2 s[4:5], s[0:1], 0x9
|
||||
; GCN-NEXT: s_load_dword s8, s[0:1], 0xb
|
||||
; GCN-NEXT: s_load_dword s0, s[0:1], 0xc
|
||||
; GCN-NEXT: v_mov_b32_e32 v9, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v8, 0
|
||||
; GCN-NEXT: v_mac_f32_e32 v1, 0x4f800000, v2
|
||||
; GCN-NEXT: v_rcp_f32_e32 v1, v1
|
||||
|
|
@ -724,20 +721,20 @@ define amdgpu_kernel void @s_test_udiv24_i48(i48 addrspace(1)* %out, i48 %x, i48
|
|||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s0, v1
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v1, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v1, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v2, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v1, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v1, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v7, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v6, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v7, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v6, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v5, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v10, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v6, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v1, vcc, v1, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s0, v2
|
||||
|
|
@ -747,19 +744,19 @@ define amdgpu_kernel void @s_test_udiv24_i48(i48 addrspace(1)* %out, i48 %x, i48
|
|||
; GCN-NEXT: v_mul_lo_u32 v4, s0, v1
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v1, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v1, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v1, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v10, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v9, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v9, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v7, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v10, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v1, vcc, v1, v3
|
||||
; GCN-NEXT: v_mov_b32_e32 v3, s8
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
|
|
@ -769,12 +766,12 @@ define amdgpu_kernel void @s_test_udiv24_i48(i48 addrspace(1)* %out, i48 %x, i48
|
|||
; GCN-NEXT: v_mul_hi_u32 v2, v3, v2
|
||||
; GCN-NEXT: s_mov_b32 s6, -1
|
||||
; GCN-NEXT: v_add_i32_e32 v1, vcc, v1, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v9, v2, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, 0, v2, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v1, vcc, 0, v1
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, 0, v2, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v1, vcc, 0, v1
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v9, v2, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, 0, v2, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v0, v1
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, 2, v1
|
||||
|
|
@ -914,7 +911,6 @@ define amdgpu_kernel void @s_test_udiv_k_num_i64(i64 addrspace(1)* %out, i64 %x)
|
|||
; GCN-LABEL: s_test_udiv_k_num_i64:
|
||||
; GCN: ; %bb.0:
|
||||
; GCN-NEXT: s_load_dwordx4 s[0:3], s[0:1], 0x9
|
||||
; GCN-NEXT: v_mov_b32_e32 v2, 0
|
||||
; GCN-NEXT: s_mov_b32 s7, 0xf000
|
||||
; GCN-NEXT: s_mov_b32 s6, -1
|
||||
; GCN-NEXT: s_waitcnt lgkmcnt(0)
|
||||
|
|
@ -926,94 +922,94 @@ define amdgpu_kernel void @s_test_udiv_k_num_i64(i64 addrspace(1)* %out, i64 %x)
|
|||
; GCN-NEXT: v_rcp_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_mov_b32_e32 v1, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v0, 0x5f7ffffc, v0
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v3
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s4, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, s5, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s4, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v3, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v2, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v7, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v10, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s4, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s4, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s5, v0
|
||||
; GCN-NEXT: s_mov_b32 s5, s1
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s4, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v6, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v3, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v3, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v2, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v8, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v6, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v0, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v2, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v6, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s4, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s4, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s5, v0
|
||||
; GCN-NEXT: s_mov_b32 s5, s1
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s4, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v7, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v8, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v5, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v2, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v3, v1, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, 24
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, v1, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, v0, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v1, v1, 24
|
||||
; GCN-NEXT: v_mov_b32_e32 v5, s3
|
||||
; GCN-NEXT: v_mov_b32_e32 v4, s3
|
||||
; GCN-NEXT: s_mov_b32 s4, s0
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v2, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v1, s3, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, s2, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v1, vcc, v3, v1
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s2, v0
|
||||
; GCN-NEXT: v_sub_i32_e32 v4, vcc, 0, v1
|
||||
; GCN-NEXT: v_sub_i32_e32 v3, vcc, 24, v3
|
||||
; GCN-NEXT: v_subb_u32_e64 v4, s[0:1], v4, v5, vcc
|
||||
; GCN-NEXT: v_subrev_i32_e64 v5, s[0:1], s2, v3
|
||||
; GCN-NEXT: v_subbrev_u32_e64 v4, s[0:1], 0, v4, s[0:1]
|
||||
; GCN-NEXT: v_cmp_le_u32_e64 s[0:1], s3, v4
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v6, 0, -1, s[0:1]
|
||||
; GCN-NEXT: v_cmp_le_u32_e64 s[0:1], s2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, s2, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v1, vcc, v2, v1
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s2, v0
|
||||
; GCN-NEXT: v_sub_i32_e32 v3, vcc, 0, v1
|
||||
; GCN-NEXT: v_sub_i32_e32 v2, vcc, 24, v2
|
||||
; GCN-NEXT: v_subb_u32_e64 v3, s[0:1], v3, v4, vcc
|
||||
; GCN-NEXT: v_subrev_i32_e64 v4, s[0:1], s2, v2
|
||||
; GCN-NEXT: v_subbrev_u32_e64 v3, s[0:1], 0, v3, s[0:1]
|
||||
; GCN-NEXT: v_cmp_le_u32_e64 s[0:1], s3, v3
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v5, 0, -1, s[0:1]
|
||||
; GCN-NEXT: v_cmp_eq_u32_e64 s[0:1], s3, v4
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v4, v6, v5, s[0:1]
|
||||
; GCN-NEXT: v_add_i32_e64 v5, s[0:1], 2, v0
|
||||
; GCN-NEXT: v_addc_u32_e64 v6, s[0:1], 0, v2, s[0:1]
|
||||
; GCN-NEXT: v_add_i32_e64 v7, s[0:1], 1, v0
|
||||
; GCN-NEXT: v_cmp_le_u32_e64 s[0:1], s2, v4
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v4, 0, -1, s[0:1]
|
||||
; GCN-NEXT: v_cmp_eq_u32_e64 s[0:1], s3, v3
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v3, v5, v4, s[0:1]
|
||||
; GCN-NEXT: v_add_i32_e64 v4, s[0:1], 2, v0
|
||||
; GCN-NEXT: v_addc_u32_e64 v5, s[0:1], 0, 0, s[0:1]
|
||||
; GCN-NEXT: v_add_i32_e64 v6, s[0:1], 1, v0
|
||||
; GCN-NEXT: v_addc_u32_e64 v7, s[0:1], 0, 0, s[0:1]
|
||||
; GCN-NEXT: v_subb_u32_e32 v1, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_addc_u32_e64 v2, s[0:1], 0, v2, s[0:1]
|
||||
; GCN-NEXT: v_cmp_ne_u32_e64 s[0:1], 0, v3
|
||||
; GCN-NEXT: v_cmp_le_u32_e32 vcc, s3, v1
|
||||
; GCN-NEXT: v_cmp_ne_u32_e64 s[0:1], 0, v4
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v4, 0, -1, vcc
|
||||
; GCN-NEXT: v_cmp_le_u32_e32 vcc, s2, v3
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v3, 0, -1, vcc
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v3, v7, v5, s[0:1]
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v5, 0, -1, vcc
|
||||
; GCN-NEXT: v_cmp_le_u32_e32 vcc, s2, v2
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v2, 0, -1, vcc
|
||||
; GCN-NEXT: v_cmp_eq_u32_e32 vcc, s3, v1
|
||||
; GCN-NEXT: v_cndmask_b32_e32 v1, v4, v3, vcc
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v2, v2, v6, s[0:1]
|
||||
; GCN-NEXT: v_cndmask_b32_e32 v1, v5, v2, vcc
|
||||
; GCN-NEXT: v_cmp_ne_u32_e32 vcc, 0, v1
|
||||
; GCN-NEXT: v_cndmask_b32_e32 v1, 0, v2, vcc
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v2, v7, v5, s[0:1]
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v2, v6, v4, s[0:1]
|
||||
; GCN-NEXT: v_cndmask_b32_e32 v1, 0, v3, vcc
|
||||
; GCN-NEXT: v_cndmask_b32_e32 v0, v0, v2, vcc
|
||||
; GCN-NEXT: buffer_store_dwordx2 v[0:1], off, s[4:7], 0
|
||||
; GCN-NEXT: s_endpgm
|
||||
|
|
@ -1112,7 +1108,6 @@ define i64 @v_test_udiv_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_subb_u32_e32 v5, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mac_f32_e32 v2, 0x4f800000, v3
|
||||
; GCN-NEXT: v_rcp_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_mov_b32_e32 v12, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v11, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x5f7ffffc, v2
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x2f800000, v2
|
||||
|
|
@ -1126,20 +1121,20 @@ define i64 @v_test_udiv_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v9, v4, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v7, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v6, v8
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v2, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v13, v3, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v2, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v12, v3, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v10, v8
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v10, v3, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v3, v9
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v12, v7, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v8, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v7, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v13, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v7, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v8, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v12, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v7, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v12, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v7, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v4, v3
|
||||
|
|
@ -1155,13 +1150,13 @@ define i64 @v_test_udiv_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v12, v10, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v3, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v8, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v6, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v12, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_lshrrev_b32_e32 v2, 17, v2
|
||||
|
|
@ -1181,9 +1176,9 @@ define i64 @v_test_udiv_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_cmp_eq_u32_e64 s[4:5], v5, v1
|
||||
; GCN-NEXT: v_cndmask_b32_e64 v5, v7, v6, s[4:5]
|
||||
; GCN-NEXT: v_add_i32_e64 v6, s[4:5], 2, v2
|
||||
; GCN-NEXT: v_addc_u32_e64 v7, s[4:5], 0, v12, s[4:5]
|
||||
; GCN-NEXT: v_addc_u32_e64 v7, s[4:5], 0, 0, s[4:5]
|
||||
; GCN-NEXT: v_add_i32_e64 v8, s[4:5], 1, v2
|
||||
; GCN-NEXT: v_addc_u32_e64 v9, s[4:5], 0, v12, s[4:5]
|
||||
; GCN-NEXT: v_addc_u32_e64 v9, s[4:5], 0, 0, s[4:5]
|
||||
; GCN-NEXT: v_subb_u32_e32 v3, vcc, 0, v3, vcc
|
||||
; GCN-NEXT: v_cmp_ne_u32_e64 s[4:5], 0, v5
|
||||
; GCN-NEXT: v_cmp_ge_u32_e32 vcc, v3, v1
|
||||
|
|
@ -1336,24 +1331,23 @@ define i64 @v_test_udiv_pow2_k_den_i64(i64 %x) {
|
|||
; GCN-IR-NEXT: ; =>This Inner Loop Header: Depth=1
|
||||
; GCN-IR-NEXT: v_lshl_b64 v[7:8], v[7:8], 1
|
||||
; GCN-IR-NEXT: v_lshrrev_b32_e32 v4, 31, v3
|
||||
; GCN-IR-NEXT: v_or_b32_e32 v7, v7, v4
|
||||
; GCN-IR-NEXT: v_or_b32_e32 v6, v7, v4
|
||||
; GCN-IR-NEXT: v_lshl_b64 v[2:3], v[2:3], 1
|
||||
; GCN-IR-NEXT: v_sub_i32_e32 v4, vcc, s12, v7
|
||||
; GCN-IR-NEXT: v_sub_i32_e32 v4, vcc, s12, v6
|
||||
; GCN-IR-NEXT: v_subb_u32_e32 v4, vcc, 0, v8, vcc
|
||||
; GCN-IR-NEXT: v_or_b32_e32 v2, v9, v2
|
||||
; GCN-IR-NEXT: v_ashrrev_i32_e32 v9, 31, v4
|
||||
; GCN-IR-NEXT: v_and_b32_e32 v4, 1, v9
|
||||
; GCN-IR-NEXT: v_and_b32_e32 v11, 0x8000, v9
|
||||
; GCN-IR-NEXT: v_add_i32_e32 v9, vcc, 1, v0
|
||||
; GCN-IR-NEXT: v_or_b32_e32 v3, v10, v3
|
||||
; GCN-IR-NEXT: v_ashrrev_i32_e32 v7, 31, v4
|
||||
; GCN-IR-NEXT: v_addc_u32_e32 v10, vcc, 0, v1, vcc
|
||||
; GCN-IR-NEXT: v_and_b32_e32 v4, 1, v7
|
||||
; GCN-IR-NEXT: v_and_b32_e32 v7, 0x8000, v7
|
||||
; GCN-IR-NEXT: v_cmp_lt_u64_e32 vcc, v[9:10], v[0:1]
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v0, v9
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v6, 0
|
||||
; GCN-IR-NEXT: v_sub_i32_e64 v7, s[4:5], v7, v11
|
||||
; GCN-IR-NEXT: v_sub_i32_e64 v7, s[4:5], v6, v7
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v1, v10
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v10, v5
|
||||
; GCN-IR-NEXT: v_subb_u32_e64 v8, s[4:5], v8, v6, s[4:5]
|
||||
; GCN-IR-NEXT: v_subbrev_u32_e64 v8, s[4:5], 0, v8, s[4:5]
|
||||
; GCN-IR-NEXT: s_or_b64 s[10:11], vcc, s[10:11]
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v9, v4
|
||||
; GCN-IR-NEXT: s_andn2_b64 exec, exec, s[10:11]
|
||||
|
|
@ -1381,37 +1375,37 @@ define amdgpu_kernel void @s_test_udiv_k_den_i64(i64 addrspace(1)* %out, i64 %x)
|
|||
; GCN-NEXT: v_madak_f32 v0, 0, v0, 0x41c00000
|
||||
; GCN-NEXT: v_rcp_f32_e32 v0, v0
|
||||
; GCN-NEXT: s_movk_i32 s4, 0xffe8
|
||||
; GCN-NEXT: v_mov_b32_e32 v8, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v7, 0
|
||||
; GCN-NEXT: s_load_dwordx4 s[0:3], s[0:1], 0x9
|
||||
; GCN-NEXT: v_mul_f32_e32 v0, 0x5f7ffffc, v0
|
||||
; GCN-NEXT: v_mul_f32_e32 v1, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v1, v1
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v1
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v1, v1
|
||||
; GCN-NEXT: s_load_dwordx4 s[0:3], s[0:1], 0x9
|
||||
; GCN-NEXT: s_waitcnt lgkmcnt(0)
|
||||
; GCN-NEXT: s_mov_b32 s5, s1
|
||||
; GCN-NEXT: s_mov_b32 s7, 0xf000
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, v0, s4
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, s4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v0, s4
|
||||
; GCN-NEXT: s_waitcnt lgkmcnt(0)
|
||||
; GCN-NEXT: s_mov_b32 s5, s1
|
||||
; GCN-NEXT: s_mov_b32 s6, -1
|
||||
; GCN-NEXT: v_subrev_i32_e32 v2, vcc, v0, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v1, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v1, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, v1, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v6, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v8, v3, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v5, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v8, v7, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v8, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, 0, v4, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v1, v3, vcc
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, v0, s4
|
||||
|
|
@ -1423,18 +1417,17 @@ define amdgpu_kernel void @s_test_udiv_k_den_i64(i64 addrspace(1)* %out, i64 %x)
|
|||
; GCN-NEXT: v_mul_lo_u32 v3, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v1, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v1, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, v1, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v8, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GCN-NEXT: s_mov_b32 s6, -1
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v5, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v8, v7, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v8, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, 0, v4, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v1, v3, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s2, v1
|
||||
|
|
@ -1443,14 +1436,14 @@ define amdgpu_kernel void @s_test_udiv_k_den_i64(i64 addrspace(1)* %out, i64 %x)
|
|||
; GCN-NEXT: v_mul_hi_u32 v5, s3, v1
|
||||
; GCN-NEXT: v_mul_lo_u32 v1, s3, v1
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v8, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, 0, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s3, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, s3, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v3, v0, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v5, v7, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v1
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v8, v2, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, 0, v2, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v1, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, 24
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, 2, v0
|
||||
|
|
@ -1567,7 +1560,6 @@ define i64 @v_test_udiv_k_den_i64(i64 %x) {
|
|||
; GCN-NEXT: v_madak_f32 v2, 0, v2, 0x41c00000
|
||||
; GCN-NEXT: v_rcp_f32_e32 v2, v2
|
||||
; GCN-NEXT: s_movk_i32 s4, 0xffe8
|
||||
; GCN-NEXT: v_mov_b32_e32 v10, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v9, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x5f7ffffc, v2
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x2f800000, v2
|
||||
|
|
@ -1580,20 +1572,20 @@ define i64 @v_test_udiv_k_den_i64(i64 %x) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v6, v2, s4
|
||||
; GCN-NEXT: v_subrev_i32_e32 v4, vcc, v2, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v3, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v3, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v7, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v10, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v7, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v10, v9, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v10, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v2, s4
|
||||
|
|
@ -1604,17 +1596,17 @@ define i64 @v_test_udiv_k_den_i64(i64 %x) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v5, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v3, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v3, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v7, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v10, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v10, v9, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v10, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v0, v3
|
||||
|
|
@ -1623,14 +1615,14 @@ define i64 @v_test_udiv_k_den_i64(i64 %x) {
|
|||
; GCN-NEXT: v_mul_hi_u32 v7, v1, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v10, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v1, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, v1, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v5, v2, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v7, v9, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v10, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, 0, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, 24
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v2, 24
|
||||
|
|
|
|||
|
|
@ -7,7 +7,6 @@ define amdgpu_kernel void @s_test_urem_i64(i64 addrspace(1)* %out, i64 %x, i64 %
|
|||
; GCN: ; %bb.0:
|
||||
; GCN-NEXT: s_load_dwordx2 s[12:13], s[0:1], 0xd
|
||||
; GCN-NEXT: s_load_dwordx4 s[8:11], s[0:1], 0x9
|
||||
; GCN-NEXT: v_mov_b32_e32 v2, 0
|
||||
; GCN-NEXT: s_mov_b32 s7, 0xf000
|
||||
; GCN-NEXT: s_mov_b32 s6, -1
|
||||
; GCN-NEXT: s_waitcnt lgkmcnt(0)
|
||||
|
|
@ -21,69 +20,69 @@ define amdgpu_kernel void @s_test_urem_i64(i64 addrspace(1)* %out, i64 %x, i64 %
|
|||
; GCN-NEXT: v_mov_b32_e32 v1, 0
|
||||
; GCN-NEXT: s_mov_b32 s5, s9
|
||||
; GCN-NEXT: v_mul_f32_e32 v0, 0x5f7ffffc, v0
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v3
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, s1, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s0, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v2, v9, vcc
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v3, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v7, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v9, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s1, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s0, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v6, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v3, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v3, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v2, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v8, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v6, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s10, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s10, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, s10, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, s11, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s11, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s11, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, s11, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v0, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v5, v0, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v7, v1, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v6, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v2, v1, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s1, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s0, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v7, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v8, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s10, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s10, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s10, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, s11, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s11, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s11, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, s11, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v4, v0, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v6, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v1, s12, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, s12, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s13, v0
|
||||
|
|
@ -234,7 +233,6 @@ define i64 @v_test_urem_i64(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_subb_u32_e32 v7, vcc, 0, v3, vcc
|
||||
; GCN-NEXT: v_mac_f32_e32 v4, 0x4f800000, v5
|
||||
; GCN-NEXT: v_rcp_f32_e32 v4, v4
|
||||
; GCN-NEXT: v_mov_b32_e32 v14, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v13, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v4, 0x5f7ffffc, v4
|
||||
; GCN-NEXT: v_mul_f32_e32 v5, 0x2f800000, v4
|
||||
|
|
@ -248,20 +246,20 @@ define i64 @v_test_urem_i64(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v8, v9
|
||||
; GCN-NEXT: v_mul_lo_u32 v9, v6, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v8, v10
|
||||
; GCN-NEXT: v_mul_lo_u32 v11, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v12, v4, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v15, v5, v8
|
||||
; GCN-NEXT: v_mul_lo_u32 v10, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v11, v4, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v12, v4, v8
|
||||
; GCN-NEXT: v_mul_hi_u32 v14, v5, v8
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v5, v8
|
||||
; GCN-NEXT: v_add_i32_e32 v11, vcc, v12, v11
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v11, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v11, vcc, 0, v12, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v12, v5, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v5, v9
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v14, v10, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v11, vcc, v11, v12
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v10, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v15, v13, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v10, v12
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v11, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v10, vcc, v14, v13, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v14, v10, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v6, v5
|
||||
|
|
@ -277,13 +275,13 @@ define i64 @v_test_urem_i64(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v6, v5, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v5, v7
|
||||
; GCN-NEXT: v_add_i32_e32 v10, vcc, v11, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v11, vcc, v14, v12, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v11, vcc, 0, v12, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v5, v7
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v10, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v11, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v8, v13, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v6, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v14, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v5, v7, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v0, v5
|
||||
|
|
@ -292,14 +290,14 @@ define i64 @v_test_urem_i64(i64 %x, i64 %y) {
|
|||
; GCN-NEXT: v_mul_hi_u32 v9, v1, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v1, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v7, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v14, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v6, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v7, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v9, v13, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v14, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v3, v4
|
||||
|
|
@ -737,7 +735,6 @@ define amdgpu_kernel void @s_test_urem_k_num_i64(i64 addrspace(1)* %out, i64 %x)
|
|||
; GCN-LABEL: s_test_urem_k_num_i64:
|
||||
; GCN: ; %bb.0:
|
||||
; GCN-NEXT: s_load_dwordx4 s[4:7], s[0:1], 0x9
|
||||
; GCN-NEXT: v_mov_b32_e32 v2, 0
|
||||
; GCN-NEXT: s_mov_b32 s11, 0xf000
|
||||
; GCN-NEXT: s_mov_b32 s10, -1
|
||||
; GCN-NEXT: s_waitcnt lgkmcnt(0)
|
||||
|
|
@ -751,64 +748,64 @@ define amdgpu_kernel void @s_test_urem_k_num_i64(i64 addrspace(1)* %out, i64 %x)
|
|||
; GCN-NEXT: v_mov_b32_e32 v1, 0
|
||||
; GCN-NEXT: s_mov_b32 s9, s5
|
||||
; GCN-NEXT: v_mul_f32_e32 v0, 0x5f7ffffc, v0
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v3
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v3, v3
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, s1, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s0, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v7
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v3, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v2, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v7, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v10, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v2, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, s1, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s0, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v6, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v3, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v3, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v2, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v8, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v6, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v5, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v0, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v2, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v2, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v6, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v9, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v2, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s0, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s1, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s0, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v2, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v2, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v9, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v2, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v7, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v8, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v5, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v2, v1, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v3, v1, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, 24
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, v1, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, v0, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v1, v1, 24
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v2, v1, vcc
|
||||
; GCN-NEXT: v_mov_b32_e32 v3, s7
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v1, s7, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, s6, v0
|
||||
; GCN-NEXT: v_mul_lo_u32 v0, s6, v0
|
||||
; GCN-NEXT: v_mov_b32_e32 v3, s7
|
||||
; GCN-NEXT: v_add_i32_e32 v1, vcc, v2, v1
|
||||
; GCN-NEXT: v_sub_i32_e32 v2, vcc, 0, v1
|
||||
; GCN-NEXT: v_sub_i32_e32 v0, vcc, 24, v0
|
||||
|
|
@ -936,76 +933,75 @@ define amdgpu_kernel void @s_test_urem_k_den_i64(i64 addrspace(1)* %out, i64 %x)
|
|||
; GCN-NEXT: v_madak_f32 v0, 0, v0, 0x41c00000
|
||||
; GCN-NEXT: v_rcp_f32_e32 v0, v0
|
||||
; GCN-NEXT: s_movk_i32 s4, 0xffe8
|
||||
; GCN-NEXT: v_mov_b32_e32 v8, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v7, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v2, 0
|
||||
; GCN-NEXT: s_load_dwordx4 s[0:3], s[0:1], 0x9
|
||||
; GCN-NEXT: v_mul_f32_e32 v0, 0x5f7ffffc, v0
|
||||
; GCN-NEXT: v_mul_f32_e32 v1, 0x2f800000, v0
|
||||
; GCN-NEXT: v_trunc_f32_e32 v1, v1
|
||||
; GCN-NEXT: v_mac_f32_e32 v0, 0xcf800000, v1
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v0, v0
|
||||
; GCN-NEXT: v_cvt_u32_f32_e32 v1, v1
|
||||
; GCN-NEXT: s_load_dwordx4 s[0:3], s[0:1], 0x9
|
||||
; GCN-NEXT: s_mov_b32 s7, 0xf000
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, v0, s4
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, s4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v0, s4
|
||||
; GCN-NEXT: s_waitcnt lgkmcnt(0)
|
||||
; GCN-NEXT: s_mov_b32 s5, s1
|
||||
; GCN-NEXT: v_subrev_i32_e32 v2, vcc, v0, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v1, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, v1, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v6, v5
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v8, v3, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v8, v4, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v1, v3, vcc
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, v0, s4
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, s4
|
||||
; GCN-NEXT: s_mov_b32 s7, 0xf000
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, v0, s4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v1, s4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v0, s4
|
||||
; GCN-NEXT: s_mov_b32 s4, s0
|
||||
; GCN-NEXT: v_subrev_i32_e32 v2, vcc, v0, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v0, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v0, v2
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v1, v2
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, v1, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v8, v6, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GCN-NEXT: s_mov_b32 s6, -1
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v5, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v8, v4, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v1, v3, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v2, s2, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, s2, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s2, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s3, v1
|
||||
; GCN-NEXT: v_subrev_i32_e32 v3, vcc, v0, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v5, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v0, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v1, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v6, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v7, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v1, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, v1, v4
|
||||
; GCN-NEXT: v_add_i32_e32 v5, vcc, v5, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v6, v4, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v8, v2, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v1, v4, vcc
|
||||
; GCN-NEXT: v_mul_hi_u32 v3, v0, s4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v1, s4
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v0, s4
|
||||
; GCN-NEXT: s_mov_b32 s4, s0
|
||||
; GCN-NEXT: v_subrev_i32_e32 v3, vcc, v0, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v4
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v0, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v0, v3
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v1, v3
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, v1, v3
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v6, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, 0, v7, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v1, v5
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, v1, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v6, v5, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v8, v2, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v1, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v3, s2, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v4, s2, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v5, s2, v1
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, s3, v1
|
||||
; GCN-NEXT: v_mul_lo_u32 v1, s3, v1
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v3, v2
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v8, v4, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v4, s3, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v4, v3
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, 0, v5, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, s3, v0
|
||||
; GCN-NEXT: v_mul_hi_u32 v0, s3, v0
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v3, v0, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v5, v7, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v3, vcc, v3, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v0, vcc, v4, v0, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v6, v2, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v0, vcc, v0, v1
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, v8, v2, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v1, vcc, 0, v2, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v1, v1, 24
|
||||
; GCN-NEXT: v_mul_hi_u32 v2, v0, 24
|
||||
; GCN-NEXT: v_mul_lo_u32 v0, v0, 24
|
||||
|
|
@ -1137,7 +1133,6 @@ define i64 @v_test_urem_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_subb_u32_e32 v5, vcc, 0, v1, vcc
|
||||
; GCN-NEXT: v_mac_f32_e32 v2, 0x4f800000, v3
|
||||
; GCN-NEXT: v_rcp_f32_e32 v2, v2
|
||||
; GCN-NEXT: v_mov_b32_e32 v12, 0
|
||||
; GCN-NEXT: v_mov_b32_e32 v11, 0
|
||||
; GCN-NEXT: v_mul_f32_e32 v2, 0x5f7ffffc, v2
|
||||
; GCN-NEXT: v_mul_f32_e32 v3, 0x2f800000, v2
|
||||
|
|
@ -1151,20 +1146,20 @@ define i64 @v_test_urem_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v9, v4, v2
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v7, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v6, v8
|
||||
; GCN-NEXT: v_mul_lo_u32 v8, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v2, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v7, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v13, v3, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v7, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v8, v2, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v10, v2, v6
|
||||
; GCN-NEXT: v_mul_hi_u32 v12, v3, v6
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v3, v6
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v10, v8
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v8, v7
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v10, v3, v9
|
||||
; GCN-NEXT: v_mul_hi_u32 v9, v3, v9
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v12, v7, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v8, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v7, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v13, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v7, vcc, v7, v10
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v8, v9, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v8, vcc, v12, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v6, vcc, v7, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, v12, v8, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v7, vcc, 0, v8, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v6
|
||||
; GCN-NEXT: v_addc_u32_e32 v3, vcc, v3, v7, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v6, v4, v3
|
||||
|
|
@ -1180,13 +1175,13 @@ define i64 @v_test_urem_pow2_k_num_i64(i64 %x) {
|
|||
; GCN-NEXT: v_mul_lo_u32 v4, v3, v4
|
||||
; GCN-NEXT: v_mul_hi_u32 v6, v3, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v8, vcc, v9, v8
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, v12, v10, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v9, vcc, 0, v10, vcc
|
||||
; GCN-NEXT: v_mul_lo_u32 v5, v3, v5
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v8, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v4, vcc, v9, v7, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v6, vcc, v6, v11, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v4, vcc, v4, v5
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, v12, v6, vcc
|
||||
; GCN-NEXT: v_addc_u32_e32 v5, vcc, 0, v6, vcc
|
||||
; GCN-NEXT: v_add_i32_e32 v2, vcc, v2, v4
|
||||
; GCN-NEXT: v_addc_u32_e32 v2, vcc, v3, v5, vcc
|
||||
; GCN-NEXT: v_lshrrev_b32_e32 v2, 17, v2
|
||||
|
|
@ -1373,17 +1368,16 @@ define i64 @v_test_urem_pow2_k_den_i64(i64 %x) {
|
|||
; GCN-IR-NEXT: v_or_b32_e32 v2, v10, v2
|
||||
; GCN-IR-NEXT: v_ashrrev_i32_e32 v10, 31, v4
|
||||
; GCN-IR-NEXT: v_and_b32_e32 v4, 1, v10
|
||||
; GCN-IR-NEXT: v_and_b32_e32 v13, 0x8000, v10
|
||||
; GCN-IR-NEXT: v_and_b32_e32 v12, 0x8000, v10
|
||||
; GCN-IR-NEXT: v_add_i32_e32 v10, vcc, 1, v6
|
||||
; GCN-IR-NEXT: v_or_b32_e32 v3, v11, v3
|
||||
; GCN-IR-NEXT: v_addc_u32_e32 v11, vcc, 0, v7, vcc
|
||||
; GCN-IR-NEXT: v_cmp_lt_u64_e32 vcc, v[10:11], v[6:7]
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v6, v10
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v12, 0
|
||||
; GCN-IR-NEXT: v_sub_i32_e64 v8, s[4:5], v8, v13
|
||||
; GCN-IR-NEXT: v_sub_i32_e64 v8, s[4:5], v8, v12
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v7, v11
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v11, v5
|
||||
; GCN-IR-NEXT: v_subb_u32_e64 v9, s[4:5], v9, v12, s[4:5]
|
||||
; GCN-IR-NEXT: v_subbrev_u32_e64 v9, s[4:5], 0, v9, s[4:5]
|
||||
; GCN-IR-NEXT: s_or_b64 s[10:11], vcc, s[10:11]
|
||||
; GCN-IR-NEXT: v_mov_b32_e32 v10, v4
|
||||
; GCN-IR-NEXT: s_andn2_b64 exec, exec, s[10:11]
|
||||
|
|
|
|||
Loading…
Reference in New Issue