llvm-project/llvm/test/CodeGen/AArch64/GlobalISel/legalize-add.mir

# RUN: llc -O0 -run-pass=legalize-mir -global-isel %s -o - 2>&1 | FileCheck %s

--- |
  target datalayout = "e-m:o-i64:64-i128:128-n32:64-S128"
  target triple = "aarch64-apple-ios"
  define void @test_scalar_add_big() {
  entry:
    ret void
  }
  define void @test_scalar_add_small() {
  entry:
    ret void
  }
  define void @test_vector_add() {
  entry:
    ret void
  }
...

---
name:            test_scalar_add_big
registers:
  - { id: 0, class: _ }
  - { id: 1, class: _ }
  - { id: 2, class: _ }
  - { id: 3, class: _ }
  - { id: 4, class: _ }
  - { id: 5, class: _ }
  - { id: 6, class: _ }
  - { id: 7, class: _ }
  - { id: 8, class: _ }
body: |
  bb.0.entry:
    liveins: %x0, %x1, %x2, %x3
    ; CHECK-LABEL: name: test_scalar_add_big
    ; CHECK-DAG: [[LHS_LO:%.*]](64), [[LHS_HI:%.*]](64) = G_EXTRACT { s64, s64, s128 } %4, 0, 64
    ; CHECK-DAG: [[RHS_LO:%.*]](64), [[RHS_HI:%.*]](64) = G_EXTRACT { s64, s64, s128 } %5, 0, 64
    ; CHECK-DAG: [[CARRY0_32:%.*]](32) = G_CONSTANT s32 0
    ; CHECK-DAG: [[CARRY0:%[0-9]+]](1) = G_TRUNC { s1, s32 } [[CARRY0_32]]
    ; CHECK: [[RES_LO:%.*]](64), [[CARRY:%.*]](1) = G_UADDE s64 [[LHS_LO]], [[RHS_LO]], [[CARRY0]]
    ; CHECK: [[RES_HI:%.*]](64), {{%.*}}(1) = G_UADDE s64 [[LHS_HI]], [[RHS_HI]], [[CARRY]]
    ; CHECK: %6(128) = G_SEQUENCE { s128, s64, s64 } [[RES_LO]], 0, [[RES_HI]], 64

    %0(64) = COPY %x0
    %1(64) = COPY %x1
    %2(64) = COPY %x2
    %3(64) = COPY %x3
    %4(128) = G_SEQUENCE { s128, s64, s64 } %0, 0, %1, 64
    %5(128) = G_SEQUENCE { s128, s64, s64 } %2, 0, %3, 64
    %6(128) = G_ADD s128 %4, %5
    %7(64), %8(64) = G_EXTRACT { s64, s64, s128 } %6, 0, 64
    %x0 = COPY %7
    %x1 = COPY %8
...

---
name:            test_scalar_add_small
registers:
  - { id: 0, class: _ }
  - { id: 1, class: _ }
  - { id: 2, class: _ }
  - { id: 3, class: _ }
  - { id: 4, class: _ }
  - { id: 5, class: _ }
body: |
  bb.0.entry:
    liveins: %x0, %x1, %x2, %x3
    ; CHECK-LABEL: name: test_scalar_add_small
    ; CHECK: [[RES:%.*]](8) = G_ADD s8 %2, %3

    %0(64) = COPY %x0
    %1(64) = COPY %x1
    %2(8) = G_TRUNC { s8, s64 } %0
    %3(8) = G_TRUNC { s8, s64 } %1
    %4(8) = G_ADD s8 %2, %3
    %5(64) = G_ANYEXT { s64, s8 } %4
    %x0 = COPY %5
...

---
name:            test_vector_add
registers:
  - { id: 0, class: _ }
  - { id: 1, class: _ }
  - { id: 2, class: _ }
  - { id: 3, class: _ }
  - { id: 4, class: _ }
  - { id: 5, class: _ }
  - { id: 6, class: _ }
  - { id: 7, class: _ }
  - { id: 8, class: _ }
body: |
  bb.0.entry:
    liveins: %q0, %q1, %q2, %q3
    ; CHECK-LABEL: name: test_vector_add
    ; CHECK-DAG: [[LHS_LO:%.*]](128), [[LHS_HI:%.*]](128) = G_EXTRACT { s128, s128, s256 } %4, 0, 128
    ; CHECK-DAG: [[RHS_LO:%.*]](128), [[RHS_HI:%.*]](128) = G_EXTRACT { s128, s128, s256 } %5, 0, 128
    ; CHECK: [[RES_LO:%.*]](128) = G_ADD <2 x s64> [[LHS_LO]], [[RHS_LO]]
    ; CHECK: [[RES_HI:%.*]](128) = G_ADD <2 x s64> [[LHS_HI]], [[RHS_HI]]
    ; CHECK: %6(256) = G_SEQUENCE { s256, s128, s128 } [[RES_LO]], 0, [[RES_HI]], 128

    %0(128) = COPY %q0
    %1(128) = COPY %q1
    %2(128) = COPY %q2
    %3(128) = COPY %q3
    %4(256) = G_SEQUENCE { s256, s128, s128 } %0, 0, %1, 128
    %5(256) = G_SEQUENCE { s256, s128, s128 } %2, 0, %3, 128
    %6(256) = G_ADD <4 x s64> %4, %5
    %7(128), %8(128) = G_EXTRACT { s128, s128, s256 } %6, 0, 128
    %q0 = COPY %7
    %q1 = COPY %8
...