sh_eth: fix typo in EESR.TRO bit name
The correct name of the EESR bit 8 is TRO (transmit retry over), not RTO. Note that EESIPR bit 8, TROIP remained correct... Signed-off-by: Sergei Shtylyov <sergei.shtylyov@cogentembedded.com> Signed-off-by: David S. Miller <davem@davemloft.net>
This commit is contained in:
parent
6c8598b74e
commit
27164491cb
|
@ -706,7 +706,7 @@ static struct sh_eth_cpu_data rcar_gen1_data = {
|
||||||
EESIPR_RTLFIP | EESIPR_RTSFIP |
|
EESIPR_RTLFIP | EESIPR_RTSFIP |
|
||||||
EESIPR_PREIP | EESIPR_CERFIP,
|
EESIPR_PREIP | EESIPR_CERFIP,
|
||||||
|
|
||||||
.tx_check = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_RTO,
|
.tx_check = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_TRO,
|
||||||
.eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE |
|
.eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE |
|
||||||
EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE,
|
EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE,
|
||||||
.fdr_value = 0x00000f0f,
|
.fdr_value = 0x00000f0f,
|
||||||
|
@ -738,7 +738,7 @@ static struct sh_eth_cpu_data rcar_gen2_data = {
|
||||||
EESIPR_RTLFIP | EESIPR_RTSFIP |
|
EESIPR_RTLFIP | EESIPR_RTSFIP |
|
||||||
EESIPR_PREIP | EESIPR_CERFIP,
|
EESIPR_PREIP | EESIPR_CERFIP,
|
||||||
|
|
||||||
.tx_check = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_RTO,
|
.tx_check = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_TRO,
|
||||||
.eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE |
|
.eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE |
|
||||||
EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE,
|
EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE,
|
||||||
.fdr_value = 0x00000f0f,
|
.fdr_value = 0x00000f0f,
|
||||||
|
@ -774,7 +774,7 @@ static struct sh_eth_cpu_data r8a77980_data = {
|
||||||
EESIPR_RTLFIP | EESIPR_RTSFIP |
|
EESIPR_RTLFIP | EESIPR_RTSFIP |
|
||||||
EESIPR_PREIP | EESIPR_CERFIP,
|
EESIPR_PREIP | EESIPR_CERFIP,
|
||||||
|
|
||||||
.tx_check = EESR_FTC | EESR_CD | EESR_RTO,
|
.tx_check = EESR_FTC | EESR_CD | EESR_TRO,
|
||||||
.eesr_err_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_RABT |
|
.eesr_err_check = EESR_TWB1 | EESR_TWB | EESR_TABT | EESR_RABT |
|
||||||
EESR_RFE | EESR_RDE | EESR_RFRMER |
|
EESR_RFE | EESR_RDE | EESR_RFRMER |
|
||||||
EESR_TFE | EESR_TDE | EESR_ECI,
|
EESR_TFE | EESR_TDE | EESR_ECI,
|
||||||
|
@ -831,7 +831,7 @@ static struct sh_eth_cpu_data sh7724_data = {
|
||||||
EESIPR_RTLFIP | EESIPR_RTSFIP |
|
EESIPR_RTLFIP | EESIPR_RTSFIP |
|
||||||
EESIPR_PREIP | EESIPR_CERFIP,
|
EESIPR_PREIP | EESIPR_CERFIP,
|
||||||
|
|
||||||
.tx_check = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_RTO,
|
.tx_check = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_TRO,
|
||||||
.eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE |
|
.eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE |
|
||||||
EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE,
|
EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE,
|
||||||
|
|
||||||
|
@ -876,7 +876,7 @@ static struct sh_eth_cpu_data sh7757_data = {
|
||||||
EESIPR_RRFIP | EESIPR_RTLFIP | EESIPR_RTSFIP |
|
EESIPR_RRFIP | EESIPR_RTLFIP | EESIPR_RTSFIP |
|
||||||
EESIPR_PREIP | EESIPR_CERFIP,
|
EESIPR_PREIP | EESIPR_CERFIP,
|
||||||
|
|
||||||
.tx_check = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_RTO,
|
.tx_check = EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | EESR_TRO,
|
||||||
.eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE |
|
.eesr_err_check = EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE |
|
||||||
EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE,
|
EESR_RDE | EESR_RFRMER | EESR_TFE | EESR_TDE,
|
||||||
|
|
||||||
|
|
|
@ -243,7 +243,7 @@ enum EESR_BIT {
|
||||||
EESR_CND = 0x00000800,
|
EESR_CND = 0x00000800,
|
||||||
EESR_DLC = 0x00000400,
|
EESR_DLC = 0x00000400,
|
||||||
EESR_CD = 0x00000200,
|
EESR_CD = 0x00000200,
|
||||||
EESR_RTO = 0x00000100,
|
EESR_TRO = 0x00000100,
|
||||||
EESR_RMAF = 0x00000080,
|
EESR_RMAF = 0x00000080,
|
||||||
EESR_CEEF = 0x00000040,
|
EESR_CEEF = 0x00000040,
|
||||||
EESR_CELF = 0x00000020,
|
EESR_CELF = 0x00000020,
|
||||||
|
@ -263,7 +263,7 @@ enum EESR_BIT {
|
||||||
EESR_CERF) /* Recv frame CRC error */
|
EESR_CERF) /* Recv frame CRC error */
|
||||||
|
|
||||||
#define DEFAULT_TX_CHECK (EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | \
|
#define DEFAULT_TX_CHECK (EESR_FTC | EESR_CND | EESR_DLC | EESR_CD | \
|
||||||
EESR_RTO)
|
EESR_TRO)
|
||||||
#define DEFAULT_EESR_ERR_CHECK (EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE | \
|
#define DEFAULT_EESR_ERR_CHECK (EESR_TWB | EESR_TABT | EESR_RABT | EESR_RFE | \
|
||||||
EESR_RDE | EESR_RFRMER | EESR_ADE | \
|
EESR_RDE | EESR_RFRMER | EESR_ADE | \
|
||||||
EESR_TFE | EESR_TDE)
|
EESR_TFE | EESR_TDE)
|
||||||
|
|
Loading…
Reference in New Issue